时序逻辑电路练习题.docxVIP

C11DC11D1JC11KC11J 1K2n C1 1D C1 1D 1J C1 1K C1 1J 1K 2 n 时序逻辑电路习题 班级  姓名  学号 一、 单选题 1．时序逻辑电路在结构上（　　） A．必须有组合逻辑电路 B．必须有存储电路 C．必有存储电路和组合逻辑电路 D．以上均正确 2．同步时序逻辑电路和异步时序逻辑电路的区别在于异步时序逻辑电路（　　） A．没有触发器 B．没有统一的时钟脉冲控制 C．没有稳定状态 D．输出只与内部状态有关 3．图示各逻辑电路中，为一位二进制计数器的是（　　） Q Q CP A A  Q Q CP B A  _ Q Q CP C A _ Q Q 1 CP D A 4．从 0 开始计数的 N 进制增量计数器，最后一个计数状态为 （　　） A A．N B．N+1 C．N-1 D．2N 5．由 n 个触发器构成的计数器，最多计数个数为（　　） A．n 个 B．2n 个 C．n 个 D．2 个 6．若构成一个十二进制计数器，所用触发器至少（　　） 。 A．12 个 B．3 个 C．4 个 D．6 个 7．4 个触发器构成的 8421BCD 码计数器，其无关状态的个数为（　　） A．6 个 B．8 个 1 1DC11DC11DC11&_S_S_S_RR 1D C1 1D C1 1D C1 1 & _ S _ S _ S _ R R C．10 个 　　　 D．不定 8．异步计数器如图示，若触发器当前状态Q3 ）  Q2  Q1 为 110，则在时钟作用下，计数器的下一状态为（　　 Q1 Q2 Q3 A．101 B．111 CP _ Q1 _ Q2 _ Q3 C．010 D．000 9．下列器件中，具有串行—并行数据转换功能的是（　　） A．译码器 B．数据比较器 C．移位寄存器 D．计数器 10．异步计数器如图示，若触发器当前状态Q3 Q2 Q1 为 011，则在时钟作用下，计数器的下一状态为（　　 ） 1 CP _ RD  _ 1J D C1 1K RD Q1 _ Q1  1J D C1 1K RD Q2 _ Q2  _ 1J D C1 1K RD Q3 _ Q3 A．100 C．010 B．110 D． 000 11．由 4 位二进制计数器74LS161 构成的任意进制计数器电路如图示，计数时的最小状态（是　　） 1 CP  EP ET CP  Q3 D3 Q2 Q1 Q0 _C 74LS161 LD_ D2 D1 D0 D  1 A．0000 B．1111 C．0001 D．0110 1 12．由 4 位二进制计数器74LS161 构成的任意进制计数器电路如图示，计数器的有效状态数（为　　） 1 CP  EP ET CP  Q3 D3  Q2 Q1 Q0 _C 74LS161 LD_ D2 D1 D0 D  1 A．16 B．8 C．10 D．12 二、填空题 ．时序逻辑电路在任一时刻的稳定输出不仅与当时的输入有关，而且还与 有关。 ．时序逻辑电路在结构上有两个特点：其一是包含由触发器等构成的  电路，其二是内 2 n n 部存在 通路。 3．时序逻辑电路的 “现态” 反映的是  时刻电路状态变化的结果，而 “次态” 则反映 的是 时刻电路状态变化的结果。 4．时序逻辑电路按其不同的状态改变方式，可分为  时序逻辑电路和  序逻辑电 路两种。前者设置统一的时钟脉冲，后者不设置统一的时钟脉冲。 5．时序逻辑电路的输出不仅是当前输入的函数，同时也是当前状态的函数，这类时序逻辑电路称 为  型时序逻辑电路；  时序逻辑电路的输出仅是当前状态的函数， 而与当前输入无 关， 或者不存在独立设置的输出，而以电路的状态直接作为输出，这类时序逻辑电路称为 型时序逻辑电路。 6．根据触发器时钟脉冲作用方式的不同，计数器有  计数器和  计数器之分。前者所有触 发器在同一个时钟脉冲作用下同时翻转，后者触发器状态的翻转并不按统一的时钟脉冲同时进行。 ．根据计数过程中，数字增、减规律的不同，计数器可分为 数器三种类型。 出现的个数进行计数。 ．计数器工作时，对  计数器、  计数器和可逆计 ．构成一个 2 进制计数器，共需要 ．8 位移位寄存器，串行输入时需经过  个触发器。 CP 脉冲作用后，8 位数码才能全部移入寄存器中。 三、简答题 同步计数器中异步置 0 和同步置 0 的区别是什么？ 组合逻辑电路与时序逻辑电路的区别是什么？ 时序逻辑电路在逻辑功能和电路结构上有什么特点？ 3 2