第一章CPLDFPGA可编程逻辑器件2015.ppt

  1. 1、本文档共27页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
CPLD/FPGA可编程 逻辑器件 主要术语 一 EDA的概念 二 EDA的主要内容 三 EDA技术的主要特征 四 CPLD/FPGA知识概述 主要学习方法 五 EDA:电子设计自动化Electronic design automation PLD:可编程逻辑器件 Programmable logical device CPLD:复杂可编程逻辑器件 complex programmable logical device FPGA:现场可编程门阵列 field programmable gates array ISP:在系统可编程 in system programmable ASIC:专用集成电路 Application specific integrated circuits SOC:片上系统 System On Chip SOPC:可编程片上系统 System On Chip ? IP:经过测试和优化的功能复杂的电路 Intellectual Property ? 一、主要术语: 现代电子设计技术的核心就是EDA(电子设计自动化,Electronic Design Automation)技术。利用EDA技术,电子设计师可以方便地实现IC设计、电子电路设计和PCB设计等工作。 二、EDA的概念 在广义的EDA技术中,CAA技术和PCB-CAD技术不具备逻辑综合和逻辑适配的功能,因此它并不能称为真正意义上的EDA技术。 广义的EDA技术,除了狭义的EDA技术外,还包括计算机辅助分析CAA技术(如PSPICE,EWB,MATLAB等),印刷电路板计算机辅助设计PCB-CAD技术(如PROTEL,ORCAD等)。 狭义的EDA技术,就是以大规模可编程逻辑器件为设计载体,以硬件描述语言为系统逻辑描述的主要表达方式,以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计开发工具的EDA技术。 可编程逻辑器件(简称PLD)是一种由用户编程来实现某种逻辑功能的新型逻辑器件。 它不仅速度快、集成度高,能够完成用户定义的逻辑功能,还可以加密和重新定义编程,其允许编程次数可多达上万次。 使用可编程逻辑器件可大大简化硬件系统、降低成本、提高系统的可靠性、灵活性。 三、EDA的主要内容 1、可编程逻辑器件 目前,PLD主要分为FPGA(现场可编程门阵列)和 CPLD(复杂可编程逻辑器件)两大类。 FPGA和CPLD最明显的特点是高集成度、高速度和高可靠性。由于它们的明显特点,可以应用于超高速领域和实时测控方面以及嵌入式领域等等。 VHDL- VHSIC(Very High Speed Integrated Circuit)Hardware Description Language VHDL Verilog HDL SystemVerilog SystemC 具有很强的电路描述和建模能力 具有与具体硬件电路无关和与设计平台无关的特性 具有良好的电路行为描述和系统描述的能力 2 硬件描述语言VHDL 硬件描述语言(HDL)是各种描述方法中最能体现EDA优越性的描述方法。 所谓硬件描述语言,实际就是一个描述工具,其描述的对象就是待设计电路系统的逻辑功能、实现该功能的算法、选用的电路结构以及其他各种约束条件等。 通常要求HDL既能描述系统的行为,又能描述系统的结构。 (1)Verilog-HDL Verilog-HDL语言是在1983年由GDA (Gateway Design Automation)公司首创的,主要用于数字系统的设计。 (2)VHDL VHDL语言是美国国防部于20世纪80年代后期,出于军事工业的需要开发的。 VHDL语言是一种高级描述语言,适用于电路高级建模,综合的效率和效果较好。 Verilog-HDL语言是一种低级的描述语言,适用于描述门级电路,容易控制电路资源,但其对系统的描述能力不如VHDL语言。 设计过程中的每一步都可称为一个综合环节。 (1) 从自然语言转换到VHDL语言算法表示,即自然语言综合; (2)从算法表示转换到寄存器传输级(Register Transport Level,RTL),即从行为域到结构域的综合,即行为综合; (3) RTL级表示转换到逻辑门(包括触发器)的表示,即逻辑综合; (4) 从逻辑门表示转换到版图表示(ASIC设计),或转换到FPGA的配置网表文件,可称为版图综合或结构综合。有了版图信息就可以把芯片生产出来了。有了对应的配置文件,就可以使对应的FPGA变成具有专门功能的电路器件。 (

文档评论(0)

smashing + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档