eda实验指导(基于de2115).docVIP

EDA 实验指导 （基于 DE2-115） 信息科学与工程学院 电子信息系 徐雯娟编著 EDA 实验指导（基于 DE2-115） 实验一：一位全加器设计—— 原理图设计初步 以下拟通过1位全加器的设汁，介绍原理图输入的基木设计方法。软件 基于quartus2 13.0版本。 1位全加器可以用两个半加器及一个或门连接而成，因此需要先完成半 加器的设计。下面将给出使用原理图输入的方法进行底层元件设计和层次化 设计的主要步骤。 1.新建工程 点击两次“next”后，如下图。 假设本项设计的文件夹取名为adder4,路径为:d：\ex\adder4(建议大家 把所有的EDA实验都放在一个文件夹中，如ex，然后为每个实验在这个文件 夹中新建一个文件夹，以实验名命名，如adder4)。 选择目标芯片：cycloneIVE系列的EP4CE11529C7 ,如图： 直接next，之后到达完成界面，这里会看见关于整个工程的一些信息，核对 一下是否正确，然后点击“finish”。 此时界面上会出现顶层文件名和项目名： 2.新建原理图文件 原理图编辑输入流程如下： (1)新建原理图文件。打开QuartusII,选菜单“File”一“New”，在弹 出的“New-”对话框中选择“ Design Files” 的原理图文件编辑输入项 “Block block diagram/schematic File按OK后将打开原理图编辑窗。 （2）在编辑窗中调入元件，完成半加器的原理图输入。 点击按纽“ ”或直接双击原理图空白处，从“ Symbol”窗中选择 需要的符号，或者直接在“name”文本框中键入元件名，如“and2”为2输 入与门，点OK按钮，即将元件调入原理图编辑窗中。例如为了设计半加器， 分别调入元件and2，not，xnor和输入输出引脚input和output。并如图用点 击拖动的方法连接好电路。然后分别在input和output的PIN NAME上双击使 其变黑色，再用键盘分别输入各引脚名:a、b, co和s。 （4）存盘编译。选择菜单File - Save As，选择刚才为自己的工程建 立的目录d:\adder4，将已设计好的原理图文件取名为:half_adder.bdf(注 意默认的后缀是.bdf)，并存盘在此文件夹内。然后点击 进行编译，若无 错误则可进行下一步，若有错进行原理图修改。编译完成后最下面的“message”框中 信息如下： 只要不是红色的错误都可以执行下去。 3.将设计项目设置成可调用的元件 为了构成全加器的项层设计，必预将以上设计的半加器half_adder.bdf 设置成可调用的元件。方法图所示，在打开半加器原理图文件half_adder. bdf的情况下，选择菜中File中的Create/Update→Create Symbol Files for Current File项，即可将当前文件h_adder. bdf变成一个元件符号存盘，以 待在高层次设计中调用。 使用完全相同的方法也可以将VHDL文本文件变成原理图中的一个元件 符号，实现VHDL文本设计与原理图的混合输入设计方法。转换中需要注意以 下两点: 〔1)转换好的元件必须存在当前工程的路径文件夹中； （2）该方法只能针对被打开的当前文件。 4.半加器仿真 （1）新建波形文件。如上面新建图形文件的方法，从“file”中选择 “new”，然后从出现的对话框中选择“university program VWF”。 点击“OK”。 （2）输入波形文件。在波形文件编辑器左端大片空白处双击，出现“insert node or bus”对话框，点击“node finder”按钮。如图。 然后在随后出现的“node finder”对话框中点击“list”按钮，则半加器 中所有的输入输出引脚全部出现在对话框左边。如图。 再在该界面上点击“”，则把左边所有的端口都选择到右边，进入波形。如图。 点击两次“OK”后，出现如图的波形文件。 （3）设置输入波形取值。方法可以是选中某段需要设置数值“1”的波 形，然后在工具栏上点击按钮 ，即可。反之设置“0”，或其余数值同法可行。 （4）仿真。先保存文件为“half_adder.vwf”，点击工具栏上功能仿 真按钮 ，完成后会自动跳出仿真后的文件。如图。从该图中可以分析半加器的逻 辑关系是否正确。 至此完成半加器的设计。 5.设计全加器顶层文件 为了建立全加器的项层文件，必须再打开一个原理图编辑窗，即新建一 个原理图文件。方法同前，即再次选择菜单 File”→“new,原理图文件 编辑输入项Block Diagram/Schematic File。 与调入元件的方法一样，即在新打开的原理图编辑窗双击鼠标，在弹出 的“symbol”窗的“n