基于CPLD的四路抢答器的.ppt

下载文档 降价啦

4
0
约小于1千字
约 6页
2020-06-07 发布于四川
举报
版权申诉
保障服务

基于CPLD的四路抢答器的.ppt

1、本文档共6页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

基于CPLD的四路抢答器的设计新疆师范大学数理信息学院电子信息05-13班设计内容本次毕业设计的主要内容就是基于CPLD的数字抢答器的设计，它所要达到的要求就是能从软件和硬件两个方面来实现数字抢答器的基本功能，设计的核心部分是：在MAX+PLUSⅡ的软件平台上，用VHDL语言来完成数字抢答器的各个模块的设计及仿真。以及利用CPLD的硬件验证，都证明了设计的正确性。四路抢答器的基本原理设计一个抢答器要求具有四路抢答输入,能够识别最先抢答的信号,显示该台号;对回答问题所用的时间进行计时、显示、超时报警;可以预置回答问题的时间;同时具有复位功能,倒计时启动功能。根据对抢答器的功能要求,把要设计的系统划分为五个功能模块:抢答信号判别电路,最先抢答的台号显示控制电路,分频电路,倒计时及计时值显示电路,扬声器控制电路。各功能模块的接口关系程序仿真图感谢各位老师和同学的帮助！ * * 作者姓名：毛玉明指导教师：杜勇 *