FPGA在ASIC设计流程中的应用.doc

  1. 1、本文档共10页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第 29卷第 6期 V ol. 29, N o. 6 微 电 子 技 术 MICR OE LECTR ONIC TECHN OLOG Y 总第 142期 2001年 12月 产品与应用 FPG A 在 ASIC 设计流程中的应用 谢长生 , 徐   睿 (信息产业部第 58研究所 , 江苏   无锡   214035 摘   要 :  本文介绍了 FPG A 器件在 ASIC 芯片开发中的应用 , 通过仿 ASIC 的 FPG A 在系统验证 板在实际硬件环境中的验证可以弥补 ASIC 设计流程中仿真的不足 , 通过该验证也可以加快 ASIC 设计且降低由于逻辑问题所造成 ASIC 开发中的成本损耗 。 关键词 :  FPG A 应用 ; ASIC 设计 ; 在系统验证 中图分类号 :T N43112  文献标识码 :A   文章编号 :20147( in ASIC Design Chang -sheng , X U Rui (Wuxi Microelectronics Institute , Wuxi Jiangsu , 214035, China Abstract :  The application of FPG A devices in ASIC design is introduced in the paper. It can make com pensation to the simulation of ASIC design flow to verify in real running environment by using FPG A Verify 2 in 2System board. It can als o reduce the cost of ASIC development due to logical problems. K eyw ords :  Application of FPG A ; ASIC design ; Verify 2in 2System 1  引言 ASIC (专用集成电路 器件具有设计自由度 大 、 芯片中没有无用的单元或晶体管 、芯片面积 小 、 性能高 、 大批量生产时成本低的特点 , 被大量 地应用于电子工业各领域 。但传统的 ASIC 设计存 在着开发周期长 、 投片成本大 , 特别是在一次投片 不成功情况下需要重新改版的情况 。 FPG A (现场 可编程逻辑阵列 是目前大量运用于电子系统设计 中的器件 , 该器件是在 ASIC 器件的基础上发展起 来的 , 具有 ASIC 器件的高密度 、高性能和可编程 器件灵活编程的特点 。当今 , FPG A 已成为半导体 产品市场上发展最快的领域之一 。 FPG A 器件的应用可以使设计工程师快速实现 和修改硬件的功能 , 以极快的时间推出系统原型 。 同时由于 FPG A 的灵活性 , 使其产品极易适应各种 不同的应用领域 , 极易由用户自行配置 , 使其在维 持硬件原有水平的同时 , 能够根据实际的需要或者 变化进行调整 。 目前 FPG A 已大量应用于通讯 、计 算机 、 视听 、医疗电子等设备中 。据 Dataquest 目 前发布的一份预测报告显示 , 到 2003年 , 世界用 户专用器件市场将出现 ASIC 、 FPG A 、 CP LD 三足鼎 立 、 龙争虎斗之势 。 现今 FPG A 的门数已高达数百 万系统门 , FPG A 的主要供应商有 X ilinx 、 Altera 、 Actel 和 Cypress 等 。 FPG A 器件灵活的可编程特性能否在 ASIC 开发 流程中得到应用呢 ? 答案是肯定的 。 通常的 ASIC 开发流程是逻辑设计 、前仿真及 QT V 分析 、 版图设计 、 后仿真及 LVS 、 DRC 、 ERC 、   收稿日期 :2001-10-18 测试向量生成 、 图形生成 , 其后是掩膜 、 制造 、 封 装 、 测试 。 在 ASIC 设计流程中 , 仿真阶段所花费 的时间是最长的 , 然而由于有时仿真向量大 、 需要 模拟电路工作时间长 , 仿真软件的效率 、 计算机硬 件资源的有限 , 通过软件进行仿真还是有限制的 。 例如 , 笔者所做的一个 C DMA (码分多址 信号处 理器 , 仅仿真用户所要求仿真时序的 1/20时 , 仿 真数据就已高达一百多兆 , 仿真时间长达 10小时 , 最后采用化整为零 、 功能分块的方法将电路基本功 能仿真了一遍 , 然而不能排除电路 、 功能串起来之 后电路没有问题 , 更不能排除电路潜在的 Bug 存 在 。 实际芯片工作时 , 电路有时会进入到预想不到 的状态 , 这一点软件仿真并不能周详地考虑到 。 因此 ,

文档评论(0)

676200 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档