设计任务及方案分析上课讲义.docVIP

设计任务及方案分析 精品文档 精品文档 收集于网络，如有侵权请联系管理员删除 收集于网络，如有侵权请联系管理员删除 精品文档 收集于网络，如有侵权请联系管理员删除 设计任务及方案分析 1.设计任务及要求 利用AT89S51单片机的P1.0－P1.3接四个发光二极管L1－L4，用来指示当前计数的数据；用P1.4－P1.7作为预置数据的输入端，接四个拨动开关K1－K4，用P3.6/WR和P3.7/RD端口接两个轻触开关，用来作加计数和减计数开关。具体的电路原理图如下图所示 2．? 电路原理图 第二章 芯片功能简介 AT89S51是一个低功耗，高性能 CMOS 8位 单片机，片内含4k Bytes ISP(In-system programmable)的可反复擦写1000次的 Flash只读程序存储器，器件采用 ATMEL公司的高密度、非易失性存储技术制造，兼容标准MCS-51指令系统及80C51引脚结构，芯片内集成了通用8位中央处理器和ISP Flash 存储单元，AT89S51在众多嵌入式控制应用系统中得到广泛应用。 1、AT89S51主要功能列举如下： 1、为一般控制应用的 8 位单芯片 2、晶片内部具时钟振荡器（传统最高工作频率可至 12MHz） 3、内部程式存储器（ROM）为 4KB 4、内部数据存储器（RAM）为 128B 5、外部程序存储器可扩充至 64KB 6、外部数据存储器可扩充至 64KB 7、32 条双向输入输出线，且每条均可以单独做 I/O 的控制 8、5 个中断向量源 9、2 组独立的 16 位定时器 10、1 个全多工串行通信端口 11、8751 及 8752 单芯片具有数据保密的功能 12、单芯片提供位逻辑运算指令 2.主要性能特点 　　1）、4k Bytes Flash片内程序存储器； 　　2）、128 bytes的随机存取数据存储器（ RAM）； 　　3）、32个外部双向输入/输出（I/O）口； 　　4）、5个 中断优先级、2层 中断嵌套中断； 　　5）、6个中断源； 　　6）、2个16位可编程 定时器/ 计数器； 　　7）、2个全双工串行通信口； 　　8）、 看门狗（ WDT）电路； 　　9）、片内 振荡器和 时钟电路； 　　10）、与MCS-51兼容； 　　11）、全静态工作：0Hz-33MHz； 　　12）、三级程序存储器保密锁定； 　　13）、可编程串行通道； 14）、低功耗的闲置和掉电模式。 3.管脚说明 　　VCC：电源电压输入端。 　　GND：电源地。 　　P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为 高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的低八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。 \o 查看图片 PDIP封装的AT89S51管脚图 P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。 　　P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。 　　P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。P3口除了作为普通I/O口，还有第二功能： 　　P3.0 RXD（串行输入口） 　　P3.1 TXD（串行输出口） 　　P3.2 /INT0（外部中断0） 　　P3.3 /INT1（外部中断1） 　　P3.4 T0（T0定时器的外部计数输入） 　　P3.5 T1（T1定时器的外部计数输入） 　　P3.6 /WR（外部数据存储器的写选通） 　　P3.7 /RD（外部数据存储器的读选通）