计算机组成原理4第四章存储器10-PPT文档资料106页复习课程.ppt

低位交叉的特点 在不改变存取周期的前提下，增加存储器的带宽 时间 单体 访存周期 单体 访存周期 4.2 启动存储体 0 启动存储体 1 启动存储体 2 启动存储体 3 例题4.6 设有4个模块组成的四体存储器结构,每个体的 存储字长为32位,存取周期为200ns。假设数据 总线宽度为32位，总线传输周期为50ns，试求 顺序存储和交叉存储的存储器带宽。 4.2 例题4.6 设有4个模块组成的四体存储器结构,每个体的 存储字长为32位,存取周期为200ns。假设数据 总线宽度为32位，总线传输周期为50ns，试求 顺序存储和交叉存储的存储器带宽。 顺序：128字节/(200ns*4)=16*107bps 交叉： 128字节/（200+（4-1）*50）=37*107bps 4.2 内容回顾:提高访存速度的措施 采用高速器件 调整主存结构 1. 单体多字系统 采用层次结构 Cache 主存 4.2 2. 多体并行系统 高位交叉 低位交叉 内容回顾：低位交叉的特点 在不改变存取周期的前提下，增加存储器的带宽 时间 单体 访存周期 单体 访存周期 4.2 启动存储体 0 启动存储体 1 启动存储体 2 启动存储体 3 内容回顾：存储层次的四个问题 1. 当把一个块调入高一层(靠近CPU)Cache存储器时，可以放在哪些位置上? (映象规则) 2. 当所要访问的块在Cache存储器中时，如何找到该块? (查找算法) 3. 当发生失效时，应替换Cache中的哪一块？ (替换算法) 4. 当进行写访问时，应进行哪些操作? (写策略) 4.3 高速缓冲存储器 一、概述 1. 问题的提出 避免 CPU “空等” 现象 CPU 和主存（DRAM）的速度差异 缓存 CPU 主存 容量小 速度高 容量大 速度低 程序访问的局部性原理 存储层次的四个问题 2. 当把一个块调入高一层(靠近CPU)Cache存储器时，可以放在哪些位置上? (映象规则) 1. 当所要访问的块在Cache存储器中时，如何找到该块? (查找算法) 3. 当发生失效时，应替换Cache中的哪一块？ (替换算法) 4. 当进行写访问时，应进行哪些操作? (写策略) 1）映象规则 1. 全相联映象 全相联：主存中的任一块可以被放置到 Cache中的任意一个位置。 对比： 阅览室位置 ── 随便坐 特点： 空间利用率最高，冲突概率最低， 实现最复杂。 2. 直接映象： ◆ 直接映象：主存中的每一块只能被放置到 Cache中唯一的一个位置。 (循环分配) ◆ 对比：阅览室位置 ── 只有一个位置可 以坐 ◆ 特点：空间利用率最低，冲突概率最高， 实现最简单。 ◆ 对于主存的第i 块，若它映象到Cache的第 j 块，则: j＝i mod (M ) （M为Cache的块数） ◆ 组相联：主存中的每一块可以被放置到Cache 中唯一的一个组中的任何一个位置。 ◆ 组相联直接映象和全相联的是一种折衷 3. 组相联映象： ◆ 绝大多数计算机的Cache: n ≤4 ◆ n 路组相联：每组中有n 个块(n＝M/G ) n 称为相联度。 相联度越高，Cache空间的利用率就越高， 块冲突概率就越低，失效率也就越低。 全相联 直接映象 　组相联 n (路数) G (组数) M M 1 1 1＜n＜M 1＜G＜M (4) 静态 RAM 芯片举例 ① Intel 2114 （1K*4位）外特性 存储容量 1K×4位 4.2 . . . . . . I/O 1 I/O 2 I/O 3 I/O 4 A 0 A 8 A 9 WE CS CC V GND Intel 2114 DD 预充电信号 读选择线 写数据线 写选择线 读数据线 V C g T4 T3 T2 T1 1 (1) 动态 RAM 基本单元电路 2. 动态 RAM ( DRAM )－电容存储信息 数据线 C s T 字线 DD V 0 1 0 1 1 0 4.2 T3 T2 T1 T 无电流 有电流 三管式动态RAM 一管式动态RAM 读出与原存信息相反 读出时数据线有电流 为 “1” (2) 单管动态 RAM 4116 (16K × 1位) 外特性 4.2