第四章习题答案30456.pdfVIP

第 4 章 习 题 答 案 3. 已知某机主存空间大小为64KB，按字节编址。要求： （1）若用 1K×4 位的 SRAM 芯片构成该主存储器，需要多少个芯片？ （2 ）主存地址共多少位？几位用于选片？几位用于片内选址？ （3 ）画出该存储器的逻辑框图。 参考答案： （1）64KB / 1K×4 位 = 64×2 = 128 片。 （2 ）因为是按字节编址，所以主存地址共 16 位，6 位选片，10 位片内选址。 （3 ）显然，位方向上扩展了2 倍，字方向扩展了 64 倍。（图略） 4. 用 64K×1 位的 DRAM 芯片构成 256K×8 位的存储器。要求： （1） 计算所需芯片数，并画出该存储器的逻辑框图。 （2 ） 若采用异步刷新方式，每单元刷新间隔不超过 2ms，则产生刷新信号的间隔是多少时间？若采 用集中刷新方式，则存储器刷新一遍最少用多少读写周期？ 参考答案： （1）256KB / 64K×1 位 = 4×8 = 32 片 （图略）。 （2 ）因为每个单元的刷新间隔为 2ms，所以，采用异步刷新时，在 2ms 内每行必须被刷新一次，且 仅被刷新一次。因为 DRAM 芯片存储阵列为 64K=256×256，所以一共有 256 行，因此，存储器 控制器必须每隔 2ms/256=7.8µs 产生一次刷新信号。采用集中刷新方式时，整个存储器刷新一 遍需要 256 个存储（读写）周期，在这个过程中，存储器不能进行读写操作。 5. 用 8K×8 位的 EPROM 芯片组成 32K×16 位的只读存储器，试问： （1）数据寄存器最少应有多少位？ （2 ） 地址寄存器最少应有多少位？ （3 ） 共需多少个 EPROM 芯片？ （4 ） 画出该只读存储器的逻辑框图。 参考答案： （1）数据寄存器最少有 16 位。 （2 ）地址寄存器最少有：15 位（若按 16 位的字编址）；16 位（若按字节编址）。 （3 ）共需要 32K×16 位 / 8K×8 位= 4×2 = 8 片。 （4 ）（图略） 6. 某计算机中已配有 0000H～7FFFH 的ROM 区域，现在再用 8K×4 位的 RAM 芯片形成 32K×8 位的存 储区域，CPU 地址总线为 A0-A15 ，数据总线为D0-D7 ，控制信号为 R/W# （读/写）、MREQ# （访存）。 要求说明地址译码方案，并画出 ROM 芯片、RAM 芯片与 CPU 之间的连接图。假定上述其他条件不 变，只是 CPU 地址线改为 24 根，地址范围 000000H～007FFFH 为 ROM 区，剩下的所有地址空间都 用 8K×4 位的 RAM 芯片配置，则需要多少个这样的 RAM 芯片？ 参考答案： CPU 地址线共 16 位，故存储器地址空间为 0000H～FFFFH，其中，8000H～FFFFH 为 RAM 区， 共 215=32K 个单元，其空间大小为 32KB ，故需 8K×4 位的芯片数为 32KB/8K×4 位= 4×2 = 8 片。 因为 ROM 区在 0000H～7FFFH，RAM 区在 8000H～FFFFH，所以可通过最高位地址 A15 来区 分，当 A15 为 0 时选中 ROM 芯片；为 1 时选中 RAM 芯片，此时，根据 A14 和 A13 进行译码，得到 4 个译码信号，分别用于 4 组字扩展芯片的片选信号。（图略，可参照图4.15 ） 若 CPU 地址线为 24 位，ROM 区为 000000H～007FFFH，则 ROM 区大小为 32KB，总大小为 14 16MB=2 KB=512×32KB，所以 RAM 区大小为 511×32KB，共需使用 RAM 芯片数为 511×32KB/8K×4 位=511×4×2 个芯片。 7. 假定一个存储器系统支持4体交叉存取，某程序执行过程中访问地址序列为3, 9, 17, 2, 51, 37, 13, 4, 8, 41, 67, 10，则哪些地址访问会发生体冲突？ 参考答案： 对于四体交叉访问的存储系统，理想情况下，每隔 1/4 周期可