课_程_设_计(电子数字计时器的设计).doc

课 程 设 计 指 导 书 黄建农 编 武汉职业技术学院电信系 电子技术基础实验中心 电子数字计时器的设计 在学完《数字电路》课程后，为了巩固同学们所学的基础知识和基础知识的应用，提高独立思考问题；分析问题和解决今后工作中的实际问题的能力，为了把同学们培养成为既有理论知识又有实际动手能力的良好素质人才，特针对《数字电路》课程，编写了这本《数字计时器的设计以及制作》实习指导书。其目的是通过设计、制作、帮助同学们掌握简单数字系统的设计和制作方法，让同学们学会查阅有关资料，使他们将学过的知识融会贯通。 1、数字计时器的设计思想： 要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号的频率较高，因此，需要进行分频，使高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1HZ）。经过分频器输出的秒脉冲信号到计数器中进行计数。由于计时的规律是：60秒=1分，60分=1小时，24小时=1天，就需要分别设计60进制，24进制计数器，并发出驱动AM，PM标志信号。各计数器输出信号经译码器、驱动器到数字显示器，使“时”、“分”、“秒”得以数字显示出来。 值得注意的是：任何计时装置都有误差，因此应考虑校准时间电路。校时电路一般采用自动快速调整和手动调整，“自动快速调整”可利用分频器输出的不同频率的脉冲使显示时间自动迅速调整时间。“手动调整”可利用手动的节拍调准显示时间。 2、数字钟的原理框图。（见图1） 3、数字计时器的设计方法： 根据设计思想及原理框图，运用已学过的知识，选择所需要的电路及元器件，然后依据各单元的输入输出信号相互匹配，加入必要的其他电路（校时电路）等，组成数字计时器的电路总图，这就是设计的全过程。 （1）设计脉冲源： 脉冲源是数字计时器的心脏，它能自动不停地产生脉冲信号，以供计时之用，它的稳定和准确对计时器起着至关重要的作用。我们曾学过一些自激式的振荡器，如：自激多谐振荡器，自激间歇振荡器等。但为了脉冲源的稳定度， 准确度，常用石英晶体振 荡器。一般情况下，晶振 荡频率愈高，准确度愈 高，但所用分频级数愈 多，耗电量愈大，成本也 就愈高。在选择晶振器时，应综合考虑。其电路原理如图（2）： R.C为时间元件,改变C的值可调整晶振器的输出频率,石英晶体的振荡频率为32768HZ。 （2）设计整形电路： 由于晶振器输出的脉冲波形是正弦或不规则的矩形波，要得到有规则的矩形波，须经整形电路整形。我们已学过的脉冲整形电路有多种，如：削波器、门电路、单稳态电路、双稳态电路、施密特触发器等。 门G1，G2构成基本RS触发器，G3为非门。二极管起电平转移作用，用来产生回差。其工作原理参见陈传虞《脉冲与数字电路》课本，这里不再序述。 （3）设计分频器： 分频器能将高频率脉冲变换为低频脉冲，可由触发器及计数器承担。 我们知道，一个触发器就是一个二分频器，N个触发器就是2×2×2……分频器，而用计数分频，则按计数进制进行分频，如十进制计算器就是十分频器，M进制计数器为M分频器。 若用晶振频率为32768HZ的石英晶体振荡器，要产生1HZ的秒脉冲，就需要JK触发器（或计数触发器）的个数为2n=32768HZ，n=15。若要用不同进制的计数器串接组成分频器，它的串接规律为：各计数器的进制等于晶振频率数：即M1×M2…M=32768，如已知其中几个进制数的计数器，则可求另一个进制的计数器。因此分频器的设计，既可选用单个触发器串接组成，见图（4），又可设计为不同进制计数器串接组成，见图（5）。可最终分频结果为1HZ的秒脉冲，不得为其它频率信号，本次实习JK触发器见图（6）。 （4）设计计数器： 分频器产生了1HZ的秒脉冲后，根据计时规律：60秒=1分，60分=1小时，24小时=1天。考虑到人们的计数习惯，一个位采用十进制，十位采用进制来设计。 设计计数器的方法，以触发器为单元电路，根据进制按有权码或无权码来编码，采用有条件反馈原理来构成。 例如六十进制计数器，可分为：十进制计数器和六进制计数器。这样设计不仅适合人们的计数习惯，而且有利于显示相同的数字。同理也可以设计二十四小时制（或十二进制）计数器。注意当“小时”数的十位为2，个位为3时，只要“分”数位进位时，就应使“小时”数位归零，因此二十四进制计数器采用有条件反馈来设计（十二进制计数器也同理）。但应在回零时，发出驱动AM，PM标志的信号。可查阅有关资料，选用不同进制 计数器电路。如选用模6的计数器电路，模十的计算器电路，模十二的计数器的电路。 （5）设计数码显示，译码器/驱动器： 电子数字计时器多选用七段笔划式数码显示器，图7（a）为发亮段，依发亮段不同，可显示0~9十个数字。由于数字显