- 1、本文档共13页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
PAGE 2
成绩:
数字电子技术基础
课程设计
专业班级: 电子信息工程1012
姓名: 李宏伟
学号: 2010118504226
指导教师: 王伟平
目录
TOC \o "1-3" \h \u 2673 一. 课程设计要求 - 1 -
300 二. 课程设计相关器材及应用软件 - 2 -
18743 1、课程设计仿真软件: - 2 -
22993 2、涉及元器件及相关器材: - 2 -
25988 三. 电子时钟设计思路 - 3 -
25302 1、 计数功能实现: - 3 -
16077 2、 校正功能实现: - 6 -
20367 3、 总体数字时钟功能实现: - 7 -
3586 四、 实物的连接和制作 - 10 -
9330 五、设计心得体会 - 11 -
课程设计要求
根据课程设计任务书,本次课程设计的内容为:
以24小时为一个计数周期。
具有“时”(00~23)、“分”(00~59)、“秒”(00~59)数字显示。
系统具有校正时间功能,能分别进行分、时的校正。
设计目的在于:
掌握数字钟的设计方法和调试方法;掌握计数器、译码器的用法;学会解决实际中出现的问题,如数字钟的校准问题。
课程设计相关器材及应用软件
针对本次课程设计,分为两大块。第一块为电路原理的设计及仿真。第二部分为实物的连接和调试。以下列出本次课程设计所用到的各中电子元件以及相关的应用软件。
1、课程设计仿真软件:
本次课程设计采用Multisim 11.0作为仿真软件。我在设计的开始时用的是EWB,但是由于EWB 在win7环境下易出错,换成了protuse 7.,但是软件由于是破解版的,bug比较多,最终采用了Multisim 11.0 。
2、涉及元器件及相关器材:
元件名称 型号 数量
计数器 74LS161 4块
RS触发器 4043BD 1块
与非门 74LS00 3块
与门 74LS08 1块
反相器 74LS04 1块
BCD码7段数码LCD DCD-HEX 6块
直流电源 5V 1个
信号发生器 1Hz方波 1台
电阻 470欧姆 4个
电键开关 SW-2 2个
导线 若干
电子时钟设计思路
按照课程设计的要求,该数字时钟应当能实现计时功能以及时间的校正功能。
计数功能实现:
本次设计的计数功能由集成二进制计数器74LS161来实现。74LS161是4位二进制同步加法计数器,除了有二进制加法计数功能外,还具有异步清零、同步并行置数 、保持等功能。74LS161的逻辑电路图和引脚排列图如图1所示,CR是异步清零端,LD是预置数控制端,D0 ,D1,D2,D3是预置数据输人端,P和T是计数使能端,C是进位输出端,它的设置为多片集成计数器的级 联提供了方便。
74LS161的功能表如下:
功能如下:
(1)异步清零功能
当CR=0时,不管其他输人端的状态如何(包括时钟信号CP),4个触发器的输出全为零。
(2)同步并行预置数功能
在CR=1的条件下,当LD=0且有时钟脉冲CP的上升沿作用时,D3,D2,D1,D0输入端的数据将分别被Q3~Q0所接收。由于置数操作必须有CP脉冲上升沿相配合,故称为同步置数。
(3)保持功能
在CR=LD=1的条件下,当T=P=0时,不管有无CP脉冲作用,计数器都将保持原有状态不变(停止计数) 。
(4)同步二进制计数功能
当CR=LD=P=T=1时,74LS161处于计数状态,电路从0000状态开始,连续输入16个计数脉冲后,电路 将从1111状态返回到0000状态,状态表见表2。
(5)进位输出C
当计数控制端T=1,且触发器全为1时,进位输出为1,否则为
文档评论(0)