第七讲 可编程逻辑器件结构与原理 优质课件.pptVIP

1. CPLD 的基本结构及特点 CPLD 在 PAL 、 GAL 基础上发展起来的阵列型高密度 PLD ； CPLD 采用 COMS EPROM/EEPROM 和快闪存储器等编程工艺； CPLD 由可编程逻辑宏（ Logic Blocks ）单元、可编程 I/O 单 元、可编程连线阵列组成。各个逻辑方块均相似于一个简单 的 PLD 元件（如 22V10 ）。逻辑方块间的相互关系则由可变成 的连线架构，将整个逻辑电路合成而成； 常见的 CPLD 元件 :Altera 公司的 Max5000 及 Max7000 系列。 Cypress 的 Max340 及 Flash370 系列等； 一般来说 CPLD 元件的逻辑门数 (gate count) 约在 1000~7000 Gate 之间。 五 . CPLD/FPGA 的基本结构及特点 MAX 7000S 支持系统级集成 用于产品制造的系统内可编程特性（ ISP ） 用于产品测试的边缘扫描测试标准（ JTAG ） 相同器件系列的引脚纵向兼容 引脚和结构与最初的 MAX 7000 系列兼容 所有 MAX 7000S 器件的增强功能 6 个输出使能 2 个全局时钟 可选的集电极开路输出 转换速度控制 ALTERA MAX 7000S 系列的特点 MAX 7000S 系列的 内部互连结构 Logic Array Block 可编程连线阵列 PRN 全局 清零 16 个共享逻辑扩展项 清零 时钟 清零 选择 寄存器 旁 路 并联逻辑 扩 展 项 通往 I/O 模块 通往 PIA 乘 积 项 选 择 矩 阵 来自 I/O 引脚 全局 时钟 来自 PIA 的 36 个信号 快速输入选择 2 MA38X7000S 系列的宏单元结构 逻辑阵列 Q D EN 2. FPGA 的基本结构与特点 FPGA 的结构特点是基于查找表技术； FPGA 采用一种是基于 SRAM 结构，另一种是反熔丝 技术的编程工艺； Altera 公司的 FPGA 由 3 种可编程电路（逻辑阵列 块 LAB 、 I/O 单元 IOE 和快速互连通道 Fast Track ） 和 1 个用于存放编程数据的 SRAM 组成； ● 高密度、 SRAM 工艺制造， 1 万～ 2.5 万典型门 。 ● 功能更强的 I/O 引脚，每个引脚都是独立的三 态门结构，具有可编程的速率控制。 ● 嵌入式阵列块（ EAB ），每个 EAB 提供 2KB 。 ● 逻辑单元 (LE ）采用查找表（ LUT ）结构。 ● 采用快速通道（ Fast Track ）互连布线结构 ● 实现快速加法器和计数器的专用进位链。 ● 实现高速、多输入逻辑函数的专用级连链。 FLEX10K 系列的特点 典型门数量 逻辑单元 数 量 RAM 规模 封装形式 供货情况 30,000 1,728 24,576 144-Pin TQFP 208-Pin PQFP 256-Pin BGA 484-Pin BGA 1999 年上半年 50,000 2,880 40,960 144-Pin TQFP 208-Pin PQFP 240-Pin PQFP 256-Pin BGA 484-Pin BGA 已经供货 100,000 4,992 4,992 49,152 24,576 208-Pin PQFP 240-Pin PQFP 256-Pin BGA 356-Pin BGA* 484-Pin BGA* 1999 年上半年 或 1998 年 7 月 130,000 6,656 65,536 240-Pin PQFP 484-Pin BGA 672-Pin BGA 1999 年上半年 250,000 12,160 81,920 672-Pin BGA 1999 年上半年 200,000 9,984 98,304 600-Pin BGA 672-Pin BGA