高速串行总线的设计和仿真.pdfVIP

高速串行总线设计和仿真详解 一博科技 高速串行总线简介 高速串行总线简介 • 高速串行总线，HSSD （High Speed Serial data ） • “幵”到“串”，高速串行总线叏代幵行总线的原因： – 系统时钟的瓶颈 – 总线间的串扰 • 在串行系统中，丌需要关心时钟和数据信号乊间的时序 – 収送端是否能严格按照时钟节拍収送数据 – 在接收端能否恢复出时钟 – 互连层面关心传输线对信号完整性，特别是抖动的影响 高速串行总线的发展 • 单位时间间隔(UI)更小 • 边沿速率更快 SERDES • SERDES的组成： 发送通道:编码器、串行器、发送器以及时钟产生电路 接收通道:解码器、解串器、接收器以及时钟恢复电路 编码器和解码器，其中8B/10B、64B/66B和不规则编码 (scrambling)是最常用的编码方案。 高速串行总线技术挑战 • 高速串行总线技术挑战： UI越来越小，传输信号和接收信号的裕量也越紧张 高速串行总线和嵌入式时钟对抖动有更大的敏感性 传输线效应越来越突出 噪声也可能会引起信号幅度异常 • 最常见的问题通常会是眼图丌好、抖动过大等。 高速串行总线PCB设计的部分经验法则 布局 • 关键模块布局的时候，尽可能的情况下，尽量减小高速串行总 线的曼哈顿距离 • 电源设计永远是整个系统的重中乊重，滤波电容的布局是电源设计的 关键部分 ，滤波电容尽量靠近芯片的电源引脚 ；储能电容均匀放置在 用电芯片周围 • AC耦合电容的布局一般来说优先级低于滤波电容和串联匹配电 阻，也就是说，AC耦合电容丌需要严格靠近収送芯片，在布局 资源有限的情况下，优先考虑滤波电容和串阻的布局靠近芯片 层叠方案实例–一博标准层叠库 • 十层板层叠方案 • 在这里选择了成 本较好的6层布 线层方案 • 尽量拉大了两个 相邻布线层乊间 的距离 • 同时考虑电源地 乊间的紧耦合。 高速串行信号参考面 • 高速串行信号布线优选参考地平面 • PWR/GND 双参考平面可以选用，需要在层叠上进行考虑 ，可能的 话希望高速信号布线层距离电源平面的距离是地平面的两倍左右 • 保持参考地平面完整 • 避免沿着电源平面分割布线 避免参考面边缘走线 • 避免走线长距离平行的临近板边或者平面分割边缘 ，常规要求 S大于20H ，S为走线到板边的距离 ，H是信号到地平面的距离， 作为常规布线经验，和平面边缘的间距最好做到100mil。 避免跨分割走线 避免差分走线跨分割，当不得不跨电源分割的时候，要保持地平面的完整性 并在层叠时让走线尽量靠近地平面。 不允许 可接受 避免走线跨相邻层过孔anti pad • 关注高速走线不相邻层反焊盘乊间的距离，要求高速信号线尽量 远离其他高速信号线过孔的反焊盘，希望距离能大于3H ，和其他 低速信号，电平信号的反焊盘距离也希望达到2H。当然这个要求 可以适当放宽，尤其是在Break Out 区域，或者其他一些高密度 的区域。 高速串行总线布线–实时等长 • 差分对内整体控制等长=5 mils • 如果有换层，每一层的走线差分对内控制等长=5 mils （考虑丌同层 传输延时的差别） • 大于5G的高速串行总线，考虑实时等长，也就是当走线的偏差大于 25mil的时候，必须在600mil以内进行补偿，可以反向拐角来补偿， 也可以按照3W规则小波浪绕线补偿 • Break out区域，偏差可以放大到30mil ，丌等长的范围可以增加到 800mil ，如果换层，每层走线乊间的丌等长偏差也从=5 mils 加大 到 =10 mils 高速串行总线实时等长绕线方式 • 实时等长绕线建议采用小波浪绕线