实验五 组合逻辑电路的设计.pptVIP

EDA课程实验四 组合逻辑电路设计 EDA 实验目的 掌握组合逻辑电路设计原理及特点 2、学习使用组合逻辑电路设计方法 实验内容 、设计几种典型组合逻辑电路系统; 2、通过仿真软件进行验证仿真。 三、实验原理 1、组合逻辑电路概念 是由门电路组合而成的具有某种功能的电路,电路中没有记忆单元,没有反馈 电路,输入决定输出 每个输出变量是输入变量的逻辑函 数,每个时刻的输出状态仅与当时 组合 输入有关,与输入的原状态无 辑 T,GA,x 下面观察已做过的实验特点 Mege Tine Bd.「12175m,F「aa2 u Interval「9|u5mt□ hRnhnnhnhnnrrnhrrhhnn B0 UUUTUUULUTTJUUTiUUUUTUULLL 这个数字选择电路仿真结果说明y的输出完全由输入决定,输出同步随输入而 变,这就是组合电路特征。 Master Time Bar「12175m A一 Hwns12. 18 nt 1.2942.“3.“564.46. 这个二进制半加器电路仿真结果说明so与co的输出完全由输入决定,输出同 步随输入而变,这就是组合电路特征 2、组合逻辑电路设计方法 (1)传统逻辑电路设计方法 实际逻辑 问题 真值表 逻辑 简(或最合理 表达式 逻辑表达式 逻辑图 (2)∨ erilog HDL逻辑电路设计方法 只需根据实际的逻辑功能用 Verilog HDL语言对其进行描述,然后仿真 得到结果,观察是否符合实际逻辑功能。 组合逻辑电路可采用结构描述、数据流描述和行为描述方法实现 般采用后面两种方法,特殊情况采用结构描述。