组合逻辑电路3之加法器与减法器.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
加法器 1.串行进位加法器 用全加器可以实现多位二进制加法运算,实现四位 进制加法运算的逻辑图如图所示。图中低位进位输 出作为高位进位输入,依此类推,这种进位方式称为 异步进位 2集成四位二进制加法器74283 为克服异步进位方式平均传输延迟时间增大的问题,集成四位 进制加法器74283采用了超前进位方式,从而使四位二进制加法 器平均传输延迟时间大大小于采用异步进位方式的四位二进制加 法器。74283内部逻辑图及引脚号见图。 ( 1B (1 p≥1 ) A 1|3 542 As 12 74LS283 10S GND 「9co Vcc B2 A2 S2 B3 A3 S3 C VDDB3 C3 S3 S2 S So Co-I 超亮 前成「1615141312m109to9 74IS283 4008 加制 法4 SiB, So Bo Ao Co-1 GND A3 B2 A2 TTL加法器74LS283引脚图CMOS加法器4008引脚图

文档评论(0)

3471161553 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档