第5章 集成信号发生器71319.pptVIP

2020/1/7 集成电路原理及应用 山东理工大学电气与电子工程学院 31 5.2.2 DDS 的基本参数计算公式 ? 由于相位累加器是 N 比特的模 2 加法器，正弦查询 表 ROM 中存储一个周期的正弦波幅度量化数据， 所以频率控制字 M 取最小值 1 时，每 2 N 个时钟周 期输出一个周期的正弦波。所以此时有： N f f 2 c 0 ? 式中： f 0 为输出信号的频率； f c 为时钟频率； N 为累加器的位数。 2020/1/7 集成电路原理及应用 山东理工大学电气与电子工程学院 32 ? 更一般的情况，频率控制字是 M 时，每 (2 N /M) 个 时钟周期输出一个周期的正弦波。所以此时有： c o 2 N M f f ? ? N f f 2 c min 0 ? 为 DDS 系统最基本的公式之一 由此得输出信号的最小频率 ( 分辨率 ) 为： N c f M f 2 m ax m ax 0 ? ? 输出信号的最大频率为： max 2 M k N ? DAC 每信号周期输出的最少点数为： N 比较大时，对于很大范围内的 M 值， DDS 系统 都可以在一个周期内输出足够的点，保证输出波 形失真很小。 2020/1/7 集成电路原理及应用 山东理工大学电气与电子工程学院 33 5.2.3 DDS 各部分的具体参数 相位累加器的位数 N 、数模转换比特数 n 、时 钟频率 f c 及其稳定度、低通滤波器 (LPF) 的特性等 是决定 DDS 系统指标的重要参数。 如果要求 DDS 的输出频率范围为 f omin ～ f omax ， 则 f c 应大于 f omax 的 2 倍，这是由 Nyquist 定理决定 的。为了使输出波形更好，同时减少对低通滤波 器的参数要求，一般 f c 至少取 f omax 的 4 倍以上。 相位累加器的位数 N ： ) ( ln omin c 2 f f N ? 2020/1/7 集成电路原理及应用 山东理工大学电气与电子工程学院 34 5.2.4 DDS 芯片 AD9852 AD9852 具有频率转化速度快、频谱纯度高、 工作温度范围宽、集成度高等特点。其工作电压 为 3.3V ，片内有 4 ～ 20 倍可编程时钟乘法电路，系 统最高时钟可达 300MHz ，输出频率可达 120MHz ， 频率转化速度小于 1 ? s 。内部有 12 位 D/A 转化器、 48 位可编程频率寄存器和 14 位可编程相位寄存器， 具有 12 位振幅调谐功能，能产生频率、相位、幅 度可编程控制的高稳定模拟信号。 2020/1/7 集成电路原理及应用 山东理工大学电气与电子工程学院 35 2020/1/7 集成电路原理及应用 山东理工大学电气与电子工程学院 36 AD9852 的引脚定义 引脚 名称 描述 1 ～ 8 D7 ～ D0 8 位双向并行编程数据输入，只能 用于并行编程模式 9,10,23,24,25, 73,74,79,80 DVDD 3.3V 数字电源 11,12,26,27,28, 72,75 ～ 78 DGND 数字地 13,35,57,58,63 NC 不连接 14 ～ 16 A5 ～ A3 对寄存器编程的并行地址输入端 （ 6 位地址输入端 A5:A0 的一部 分），只能用于并行编程模式 2020/1/7 集成电路原理及应用 山东理工大学电气与电子工程学院 1 第 5 章 集成信号发生器 5.1 模拟集成函数发生器 5.2 直接数字频率合成技术 5.3 基于 FPGA 的 DDS 任意波形发生器 2020/1/7 集成电路原理及应用 山东理工大学电气与电子工程学院 2 5.1 模拟集成函数发生器 5.1.1 由集成运放构成的方波和三角波发生器 5.1.2 由 ICL8038 构成的集成函数发生器 5.1.3 由 MAX038 构成的集成函数发生器 2020/1/7 集成电路原理及应用 山东理工大学电气与电子工程学院 3 5.1.1 由集成运放构成的方波和三角波发生器 第一级 A 1 组成迟滞电压比较器，输出电压 u o1 为 对称的方波信号。 图 5-1-1 方波和 三角波发