数字电子技术实验.doc 31页

  • 2
  • 0
  • 0
  • 约1.88万字
  • 2020-08-10 发布
文档工具:
    1. 1、本文档共31页,可阅读全部内容。
    2. 2、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。
    3. 3、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
    4. 文档侵权举报电话:19940600175。
    数字电子技术实验 实验一 集成门电路功能的测试 一、实验目的 1.熟悉集成门电路的工作原理和主要参数。 2.熟悉集成门电路的外型引脚排列及应用事项。 3.验证和掌握门电路的逻辑功能。 二、实验仪器 1.数字电路实验仪 一台 2.示波器 一台 3.信号发生器 一台 4.万用表 一块 三、理论准备 (一).TTL门电路和CMOS门电路的工作原理 使用最广泛的数字集成门电路为TTL和CMOS两种。 1.TTL门电路 (1)TTL门电路主要有与非门、集电极开路与非门(OC门)、三态输出与非门(三态门)、异或门等。为了正确使用门电路,必须了解它们的逻辑功能及其测试方法。 (2)OC门与线逻辑 OC门是指集电极开路TTL门,这种电路的最大特点是可以实现线逻辑。即几个OC门的输出端可以直接连在一起,通过一只“提升电阻”接到电源VCC上。此外,OC门还可以用来实现电平移位功能。与OC门相对应,CMOS电路也有漏极开路输出的电路。其特点也和OC门类似。 集电极开路的与非门可以根据需要来选择负载电阻和电源电压,并且能够实现多个信号间的相与关系(称为线与)。使用OC门时必须注意合理选择负载电阻,才能实现正确的逻辑关系。 (3)三态输出与非门是一种重要的接口电路,在计算机和各种数字系统中应用极为广泛,它具有三种输出状态,除了输出端为高电平和低电平(这两种状态均为低电阻状态)外,还有第三种状态,通常称为高阻状态或称为开路状态。改变控制端(或称选通端)的电平可以改变电路的工作状态。三态门可以同OC门一样把若干个门的输出端并接到同一公用总线上(称为线或),分时传送数据,成为TTL系统和总线的接口电路。 (4)TTL集成电路除了标准形式外,而有其它四种结构形式:高速TTL(74H系列),低功耗TTL(74L系列)这两种结构与标准TTL主要区别是电路中各电阻阻不同,另两种起高速TTL(74S系列)种低功耗肖特基TTL(74LS系列)。 2.基本CMOS门电路 CMOS逻辑门电路是在TTL电路问世之后,所开发出的第二种广泛应用的数字集成器件,从发展趋势来看,CMOS电路的性能将超越TTL而成为占主导地位的逻辑器件。CMOS电路的功耗和抗干扰能力远优于TTL电路,工作速度可与TTL电路相比较。 CMOS电路产品有4000系列和4500系列。近几年有与TTL兼容的CMOS器件如74HCT系列等产品可与TTL器件交换使用。 3.使用注意事项 (1)TTL集成电路 1)通常TTL电路要求电源电压VCC=5V±0.25V。 2)TTL电路输出端不允许与电源短路,但可以通过提升电阻连到电源级,以提高输出高电平。 3)TTL电路不使用的输入端,通常有两种处理方法,一是与其它使用的输入端并联;二是把不用的输入端按其逻辑功能特点接至相应的逻辑电平上,不宜悬空。 4)TTL电路对输入信号边沿的要求。 通常要求其上升沿或下降沿小于50ns/v~100ns/v。当外加输入信号边沿变化很慢时,必须加整形电路(如施密特触发器)。 (2)CMOS集成电路 1)不用的输入端不允许悬空,应根据逻辑需要接VDD或VSS端,或将它们与使用的输入端并联,不允许悬空。 2)在工作或测试时,必须先接通电源,再加入信号。工作结束后,应先撤除信号,再关闭电源。 3)不可在接通电源的情况下插入或拔出组件。 4)输入信号不可大于VDD或小于VSS。 5)焊接时,电烙铁接地要可靠,或便电路铁断电后,用余热快速焊接。贮存,一般用金属箔或导电泡棉将组件各脚管短路。 4.图3.1-1是几种集成门电路外型及引脚排列。 二输入四或门二输入四与非门(a) 74LS00 (b) 74LS32 二输入四或门 二输入四与非门 (c) 74LS02 (d) 74LS86 (e) 74LS20 二输入四或非门四输入二与非门二输入四异或门 二输入四或非门 四输入二与非门 二输入四异或门 图3.1-1 四、预习要求 了解数字实验仪的使用方法。 根据实验內容,画出逻辑电路图、写出逻辑表达式、列出真值表。 五、实验内容 1.测与非门的逻辑功能 将74LS20(四输入端二与非门)按图3.1-2接线,检查无误后接通实验仪电源,然后按表3.1-1中给出的输入端不同情况,测输出端的逻辑状态填入表中。 表3.1-1 输入端 输出电压V0(V) 输出逻辑 0 0 0 0 0 0 0 1 0 0 1 1 0 1 1 1 1 0 0 0 1 0 1 1 1 1 1 1 图3 图3.1-2 2.测或门的逻辑功能 将74LS3

    文档评论(0)

    • 内容提供方:20010520
    • 审核时间:2020-08-10
    • 审核编号:7141062025002155

    相似文档