关于召开核心电子器件、高端通用芯片及基础软件产品重大专项.pdf

关于召开核心电子器件、高 端通用芯片及基础软件产 品重大专项 附件 1 国家科技重大专项 核心电子器件、高端通用芯片及基础软件产品 2010 年课题申报指南 壹、高端通用芯片方向 课题 1 安全适用计算机 CPU 关键技术研究 1. 研究目标 围绕国产CPU 的技术发展需求，针对国内先进集成电路制造工艺，开展CPU 新型架构、CPU 实现技术和应用技术的研究。 2. 考核指标 (1) 技术指标 1.1 新型架构研究（要求完成验证系统设计） 1.1.1 单核或同构/异构多核 CPU 架构，综合功能/性能达到国际同类 产品水平； 1.1.2 动态功耗管理和设计优化，功耗小于 3W ； 1.1.3 基于新型架构的编译工具链技术研究（和基础软件方向互动）。 1.2 实现技术研究 1.2.1 高速 PHY 设计技术研究 (要求完成流片验证 ) ：DDR2/3 、 SATA2.0 ，符合相关的技术标准； 1.2.2 片上存储器全定制设计技术研究（要求完成流片验证）： A ）多端口寄存器堆容量不小于64 字×64 位，4 读 4 写，访问 时间小于 0.5ns ； B ）SRAM 容量不小于 1024 位×64 位，访问时间小于 0.5ns 。 1.2.3 高性能图形加速器设计（要求完成FPGA 验证）：支持 3D 、高 清功能； 1.2.4 利用国内先进集成电路代工厂开发 CPU 专用工艺技术的可行性 研究。 (2) 应用技术研究 2.1 基于国产 CPU 的桌面计算机、笔记本电脑/上网本方案设计； 2.2 安全保密电脑方案设计。 3. 研发周期 2010-2011 年。 4. 其他要求 (1) 课题安排：支持 1-2 家；课题资金资助方式：前补助； (2) 牵头申报单位应具备组织国内优势单位共同完成的能力，且在申报书中 提交完整的组织实施方案； (3) 课题任务成果必须能够集成为整体解决方案。 5. 资金比例要求 本课题的资金比例总体要求中央财政:地方财政:申报单位自筹为1:0.4:0.6 。 课题 2 高性能嵌入式CPU 关键技术研究 1. 研究目标 围绕国产嵌入式CPU 的发展需求，针对先进集成电路制造工艺，开展嵌 入式 CPU 架构关键技术研究、存储器设计关键技术研究、低功耗设计优化技 术及专用工具研发和 SoC 应用示范研究。 2. 考核指标 (1) 技术指标 1.1 嵌入式 CPU 架构关键技术研究（要求完成架构设计） 1.1.132/64 位指令集（无知识产权风险），支持 DSP 扩展指令子集和 JAVA 硬件加速功能；指令集模拟器支持程序调试； 1.1.2 单核或同构/异构多核架构； 1.1.3 性能不低于 1.5DMIPS/MHz ，工作主频高于750MHz ； 1.1.4 功耗不高于 0.4mW/MHz ； 1.1.5 多层次动态功耗管理技术； 1.1.6 实时硬件调试功能； 1.1.7 性能监视和评测功能； 1.1.8 至少申请 10 项发明专利。 1.2 嵌入式 CPU 存储器设计关键技术研究 1.2.1 高性能、低功耗、多端口寄存器堆设计技术研究（要求完成流 片验证）：不小于 32 字×32 位，4 读 2 写，访问时间小于