桂电数电期末试卷及答案.docxVIP

精选资料，欢迎下载 精选资料，欢迎下载 桂林电子科技大学 国际学院试卷 2008 — 2009学年 第1 学期 适用班级07电气课程名称 数字逻辑电路+ VHDL （ 适用班级07电气 一、选择题（每小题2分，共20分。）1.标准与或式是由（）构成的逻辑表达式。A.与项相或B. 最小项相或 C. 最大项相与D. 或项相与 一、选择题（每小题 2分，共20分。） 1.标准与或式是由（） 构成的逻辑表达式。 A.与项相或 B. 最小项相或 C. 最大项相与 D. 或项相与 2.下列各门电路中，（） A. 一般TTL与非门 C. 一般CMOS!非门 的输出端可直接相连，实现线与。 B. 集电极开路TTL与非门 D. 一般TTL或非门 3?下列逻辑代数式中值为零的是 （） A.A 二 A B.A 二 1 C.A 二 0 D.A 二 A A.编码器 B. 锁存器 C. 5.八路数据选择器，其数据输入端有（ A. 1 B. 2 C. 3 D.8 全加器 D. 比较器 ）个。 6.多谐振荡器输出状态有 () A. 一个稳态，一个暂态 B.二个稳态 C.没有稳态 D.由外部触发信号确定 4.在下列电路中，不是组合逻辑电路的是（ ）。 7 ?用n个触发器构成计数器，可得到的最大计数模是（ A. 2 n B. 2n C. n D. 2 )。 n-1 &和八进制数（166） 8等值的十六进制数和十进制数分别为 （） A.76H, 118D B.76H , 142D C.E6H , 230D D.74H , 116D 9.用来鉴别脉冲信号幅度时，应采用 （）。 A、稳态触发器 B 、双稳态触发器 C、多谐振荡器 D 、施密特触发器 10.n位输出的D/A转换器精度是（ ）。 A.1/n B.1/2 C.1/2 n D.1/2 n 考试时间120分钟 班级 学号 姓名 题号 -一- -二二 三 四 五 六 七 八 九 十 成绩 满分 20 20 10 20 15 15 100 得分 评卷人 、填空题（每小题2分，共20 分） 由n个变量构成的任何一个最大项有 种变量取值使其值为1。 正逻辑的或门可以是负逻辑的 门电路。 时序逻辑电路在任一时刻的稳定输出不仅与当时的输入有关，而且 _ 多谐振荡器有 个稳定状态。 74LS138译码器的输出是 电平有效。 由同类触发器构成的计数器电路，同步计数器比异步计数器电路结构 逻辑变量X与“ 0”异或相当于 &鉴别脉冲幅度通常使用的触发器是 。 由TTL门电路构成的主从 JK触发器的触发方式是 触发。 n位D/A转换器最多有 个不同的模拟量输出。 三、简答题（每小题5分，共10分） 1、 用代数法将下列函数化简为最简“与 -或”式。 Li =A ABC ABC AC BC CB 2、 用卡诺图化简法将下列两函数化简为最简的与 -或式。 （1）F（A,B,C） =、' （0,,,2,3,4,6）; 四、简单分析题（每小题10分，共20分） 分析下图所示逻辑电路的功能 （要列出真值表写出表达式）。 由JK触发器组成的同步时序电路如下图所示。写出各触发器状态方程，画出状态转 移图，说明此电路的逻辑功能 CP CP_ A B 五、 组合电路设计（15分） 试用3个3输入端与门和一个或门设计一个实现语句“ A>B'的电路，当满足要求时电 路输出为1。A和B均为两位二进制数。 六、 时序电路设计（15 分） 试用JK触发器设计一个同步 6进制减法计数器，画出逻辑图。 一、 选择题（每小题1分，共10分） TOC \o "1-5" \h \z A B A B D D A A D C 二、 填空题（每小题2分，共20分） 1.. 2 n 2.非3. 前一时刻输出4.0 5. 低 6.复杂7.X 8. 私密特触发器 9.低10.2 n F =送（1,2,37） 三、 简答题 1、 （步骤酌情给分） A C BD BEF。 2、 （卡诺图，画圈3分，结果2分） F = B C F 四、简单分析题（每小题5分，共10分） ①真值表（2分） A B C Y2 Y1 0 0 : 0 0 0 : 0 0 1 1 0 0 1 0 1 0 0 1「 1 0 1「 1 0 0 1 0 1 0 1 0 1 1 1「 0 0 1 1 1 1 1 1 ②1、写出状态方程（3分） Y^ AB （ A 二 B）C Q0 1 二 Do 二 QinQ； Q； 1 二 Di =Qo q2 1 : 二D2 =Q； Q2n Qn Qn Qn+1 Qn+1 Qn+1 0 0 0 0 0 1 0 0 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 : 1 1 0 1 0 0 1 0 0 0 0 1 0 1 0 1 0 1 1 1