PCI-E总线设计总结_liguisheng_2013-11-08.docx

PCI-E 设计总结 Name:liguisheng Date:2013-11-08 PCI-E 的发展 最初 PCI 总线是 32bit ，33Mhz ，这样带宽为 133Mbps ； 接着因为在服务器领域传输要求 Intel 把总线位数提高到 64，这样又出现了 2 种 PCI 总 线，分别为 64bit/33Mhz 和 64bit/66Mhz ，当然带宽分别翻倍了，为 266Mbps 和 533Mbps ， 这个比较通常的名称应该是 pci-64 ，但这好像是 intel 自己做的，没有行业标准。 同时服务器领域也没闲着， 几家厂商联合制定了 PCI-X ，这个就是真正 PCI 下一代的工 业标准了，其实也没什么新意，就是 64bit， 133Mhz 版本的 PCI ，那这样带宽就为 1Gbps， 后来 PCI-X 2.0,3.0 又分别提升频率，经历过 266Mhz ， 533Mhz ，甚至 1GMhz 。这个带宽可 以说是非常足够的了，不过这个时候 PCI 也面临一些问题：一方面是频率提高造成的并行 信号串扰， 另一方面是共享式总线造成的资源争用， 总之也就是说虽然规格上去了， 但实际 效果可能跑不了这些指标。 随着民用领域显卡带宽要求提升，服务器领域对 pci-X 感觉力不从心， pci-E 真正显出 了优势： PCI-E 标准的最大特点就是串行总线与并行体系的 PCI 没有任何相似之处， 它采用 串行方式传输数据，而依靠高频率来获得高性能，因此 PCI Express 也一度被人称为 “串行 PCI”。由于串行传输不存在信号干扰，总线频率提升不受阻碍， PCI Express很顺利就达到 2.5GHz 的超高工作频率。其次， PCI Express 采用全双工运作模式，最基本的 PCI Express 拥有 4 根传输线路，其中 2 线用于数据发送， 2 线用于数据接收，也就是发送数据和接收数 据可以同时进行。 相比之下， PCI 总线和 PCI-X 总线在一个时钟周期内只能作单向数据传输， 效率只有 PCI Express 的一半；加之 PCI Express 使用 8b/10b 编码的内嵌时钟技术，时钟信 息被直接写入数据流中，这比 PCI 总线能更有效节省传输通道，提高传输效率。第三， PCI Express没有沿用传统的共享式结构， 它采用点对点工作模式（Peer to Peer,也被简称为P2P）， 每个 PCI Express 设备都有自己的专用连接，这样就无需向整条总线申请带宽； PCI-E3.0采用128b/130b编码形式，开销从 8b/10b的20%减少到1.538%。 PCI-E2.0 速率由 2.5Gbps 增加到了 5Gbps,而 PCI-E3.0 则高达 8Gbps;2.0,3.0 可多达 x32. 信号列表: Pin Side B Sid? A Name Description Name Description 1 *12V 12 V power PRSMTIJ* Hot-Ptug prs&nce detect 2 *12V 12 V power *12V 12 V povref 3 +12V 12 V power +12V 12 V pow^r 4 GND Ground Ground 5 SMCLK SMBus (System iVianagement Bin) dock JTAG2 TCK (Jest ClocK), clock input for JTAG interface S SMDA1 SMBus (System Martagement Bus) data JTAG3 TDI (Test Data Input) 7 GND Ground JTAG4 TOO (T?st Data Ouiput) 6 3.3 V power JTAG5 TMS (T?st Mode Select) g JTAG1 TRST# ("Tesl Reset) resets th^ JTAG interface +3.3V 3.3 V power 10 3.3VaiiX 3.3 V aujuliary power +3. SV 3. J V power 11 WAKE# Signal for Link reaetivstidn PER&T# Fundamental reset Mechanical key RSVD Reserved GND Ground 13 GhlD Ground REFCLK+ R defence ciock (differential pair) u PEIpO Transmitter ddferenlial pair. Lane 0 REFCLK- 1S PETnO GN