《数字逻辑》期末考试A卷参考答案.pdf

《数字逻辑》期末考试 A 卷参考答案 一、判断题：下面描述正确的打‘√’ ，错误的打‘×’ （每小题 1 分，共 10 分） 1、为了表示 104 个信息，需 7 位二进制编码 [ √ ] 2、BCD 码能表示 0 至 15 之间的任意整数 [ × ] 3、余 3 码是有权码 [ × ] 4、2421 码是无权码 [ × ] 5、二值数字逻辑中变量只能取值 0 和 1，且表示数的大小 [ × ] 6、计算机主机与鼠标是并行通信 [ × ] 7、计算机主机与键盘是串行通信 [ √ ] 8、占空比等于脉冲宽度除于周期 [ √ ] 9、上升时间和下降时间越长，器件速度越慢 [ √ ] 10、卡诺图可用来化简任意个变量的逻辑表达式 [ × ] 二、写出图中电路的逻辑函数表达式。 （每小题 5 分，共 10 分） 1、F=A B 2、F= AB CD 三、选择题： （多选题，多选或少选不得分，每小题 2 分，共 20 分） 四、填空题（每空 1 分，共 20 分） 1、一个触发器可表示 __1__ 位二进制码，三个触发器串接起来，可表示 __3__ 位二进制数。 2、欲表示十进制的十个数码，需要 __4__个触发器。 3、寄存器中，与触发器相配合的控制电路通常由 _ 门电路 _ （选择提示：门电路、触发器、 晶体二极管）构成。 4、一个五位的二进制加法计数器，由 00000 状态开始 , 问经过 75 个输入脉冲后，此计数器 的状态为 __01011_ 。 5、四位移位寄存器可以寄存四位数码， 若将这些数码全部从串行输出端输出， 需经过 __3__ 个时钟周期。 6、_RS_触发器存在输入约束条件， _ 主从 JK_ 触发器会出现一次翻转现象。 7、负跳沿触发翻转的主从 JK 触发器的输入信号应该在 CP 为_ 低电平 _ 时加入，在 CP 为_ 高电平 _时输入信号要求稳定不变。 8、正跳沿触发翻转的 D 触发器的输入信号在 CP _上升沿 _前一瞬间加入。 9、由与非门组成的基本 RS 触发器当输入 R=0,S=0 时，同向输出端 Q ＝__1__ ，反向输出端 Q ＝__1__ ，当_R 、S 同时由 0 变 1_时，输出不定状态。 10、T 触发器是由 _JK_ 触发器的数据输入端短接而成。 11、触发器的脉冲工作特性是指对 _ 时钟脉冲 _和_ 输入信号的时间关系 _ 的要求。 五、用 CMOS 电路实现下面的逻辑函数，画出其内部电路图 (用场效应管作为基本单元 ) ， 要求清晰整洁。 （共10 分，每小题 5 分） 1、L= A B 2 、L= AB 六、设计一个由三人投票 （只能投赞成和反对票） 的表决电路， 当多数人赞成时， 投票通过。 投赞成票约定为 1，投票通过约定为 1，只限用与非门电路，要求写出设计过程（ 10 分） 解： 1、依题意可得下面的真值表， L=1 代表投票通过； A B C L 0 0