二极管电阻的和门和或门电路.ppt

资料仅可参考，如有不妥，请联系本人改正或者删除。 * 资料仅可参考，如有不妥，请联系本人改正或者删除。 * 资料仅可参考，如有不妥，请联系本人改正或者删除。 * 资料仅可参考，如有不妥，请联系本人改正或者删除。 * 资料仅可参考，如有不妥，请联系本人改正或者删除。 * 资料仅可参考，如有不妥，请联系本人改正或者删除。 * 资料仅可参考，如有不妥，请联系本人改正或者删除。 * 资料仅可参考，如有不妥，请联系本人改正或者删除。 * 资料仅可参考，如有不妥，请联系本人改正或者删除。 * 资料仅可参考，如有不妥，请联系本人改正或者删除。 * 资料仅可参考，如有不妥，请联系本人改正或者删除。 * 资料仅可参考，如有不妥，请联系本人改正或者删除。 * 资料仅可参考，如有不妥，请联系本人改正或者删除。 * 资料仅可参考，如有不妥，请联系本人改正或者删除。 * 资料仅可参考，如有不妥，请联系本人改正或者删除。 * 资料仅可参考，如有不妥，请联系本人改正或者删除。 * 资料仅可参考，如有不妥，请联系本人改正或者删除。 * 资料仅可参考，如有不妥，请联系本人改正或者删除。 * 资料仅可参考，如有不妥，请联系本人改正或者删除。 * 资料仅可参考，如有不妥，请联系本人改正或者删除。 * 资料仅可参考，如有不妥，请联系本人改正或者删除。 * 资料仅可参考，如有不妥，请联系本人改正或者删除。 * 资料仅可参考，如有不妥，请联系本人改正或者删除。 * 资料仅可参考，如有不妥，请联系本人改正或者删除。 * 资料仅可参考，如有不妥，请联系本人改正或者删除。 * 资料仅可参考，如有不妥，请联系本人改正或者删除。 * 资料仅可参考，如有不妥，请联系本人改正或者删除。 * 资料仅可参考，如有不妥，请联系本人改正或者删除。 * 资料仅可参考，如有不妥，请联系本人改正或者删除。 * 资料仅可参考，如有不妥，请联系本人改正或者删除。 * 资料仅可参考，如有不妥，请联系本人改正或者删除。 * 资料仅可参考，如有不妥，请联系本人改正或者删除。 * 资料仅可参考，如有不妥，请联系本人改正或者删除。 * 所以输出为低电平。 一、 NMOS门电路 1．NMOS非门 2.3 MOS逻辑门电路 逻辑关系：（设两管的开启电压为VT1=VT2=4V，且gm1＞＞gm2 ） （1）当输入Vi为高电平8V时，T1导通，T2也导通。因为gm1＞＞gm2，所以两管的导通电阻RDS1＜＜RDS2，输出电压为： （2）当输入Vi为低电平0V时， T1截止，T2导通。所以输出电压为VOH=VDD-VT=8V，即输出为高电平。 所以电路实现了非逻辑。 2．NMOS门电路 （1）与非门 （2）或非门 1．逻辑关系： （设VDD＞（VTN+|VTP|），且VTN=|VTP|） （1）当Vi=0V时，TN截止，TP导通。输出VO≈VDD。 （2）当Vi=VDD时，TN导通，TP截止，输出VO≈0V。 二、CMOS非门 CMOS逻辑门电路是由N沟道MOSFET和P沟道MOSFET互补而成。 （1）当Vi＜2V，TN截止，TP导通，输出Vo≈VDD=10V。 （2）当2V＜Vi＜5V，TN工作在饱和区，TP工作在可 变电阻区。 （3）当Vi=5V，两管都工作在饱和区， Vo=（VDD/2）=5V。 （4）当5V＜Vi＜8V， TP工作在饱和区， TN工作在可变电阻区。 （5）当Vi＞8V，TP截止， TN导通，输出Vo=0V。 可见： CMOS门电路的阈值电压 Vth=VDD/2 2．电压传输特性：（设: VDD=10V， VTN=|VTP|=2V） 3．工作速度 由于CMOS非门电路工作时总有一个管子导通，所以当带电容负载时，给电容充电和放电都比较快。CMOS非门的平均传输延迟时间约为10ns。 （2）或非门 三、其他的CMOS门电路 1．CMOS与非门和或非门电路 （1）与非门 （3）带缓冲级的门电路 为了稳定输出高低电平，可在输入输出端分别加反相器作缓冲级。下图所示为带缓冲级的二输入端与非门电路。 L= 后级为与或非门，经过逻辑变换，可得： 2．CMOS异或门电路 由两级组成，前级为或非门，输出为 当EN=1时，TP2和TN2同时截止，输出为高阻状态。 所以，这是一个低电平有效的三态门。 3 ．CMOS三态门 工作原理： 当EN=0时，TP2和TN2同时导通，为正常的非门，输出 4 ．CMOS传输门 工作原理：（设两管的开启电压VTN=|VTP|） （1）当C接高电平VDD