TMS320C55x应用系统设计课后答案.docVIP

1.3、DSP芯片与普通单片机相比有什么特点 答：与单片机相比，DSP器件一般具有更高的集成度、更快的CPU、更大容量的存储器，内置有波特率发生器和FIFO缓冲器，同时提供高速同步串口和标准异步串口，有的片内还集成了A／D采样电路，用于控制领域的DSP还提供多路PWM输出，用于电机控制，可减少开发人员的工作量。DSP器件一般采用改进的哈佛结构，具有独立的程序和数据空间，允许同时存取程序和数据。内置高速的硬件乘法器以及增强的多级流水线，使DSP器件具有高速的数据运算能力 1.5、DSP芯片有那些主要特点 答：采用哈佛结构、采用多总线结构、采用流水线结构、配有专门的硬件乘法--累加器、具有特殊的寻址方式和指令、硬件配置强、具有较强的接口功能、支持多处理器结构 1.8、IT公司的DSP芯片主要有那几大类 答：TMS320C2000系列，主要用于数字化控制领域，TMS320C5000系列主要用于图像通信领域，TMS320C6000系列主要用于数字通信和音视频技术领域 1.9、TMS320C5000系列DSP芯片有什么特点 答：它是16位整数DSP处理器，目前有三代产品。同代产品使用相似的CPU结构，但拥有不同的片上存储器和外围电路，以满足各种不同用途的要求。C5000把存储器，外围电路与CPU集成在一个芯片上，构成了一个单片计算机系统，大大地低了整个DSP应用系统的成本和体积，提高了可靠性。 2.1、C55芯片由哪些基本部分组成 答：CPU、存储空间、片内外设 2.2、C55x的CPU 包含哪些功能单元 答：C55x的CPU包含5个功能单元：指令缓冲单元（I单元）、程序流单元（P单元）、地址-数据流单元（A单元）、数据运算单元（D单元）和存储器接口单元（M单元）。I单元包括32×16位指令缓冲队列和指令译码器。此单元接收程序代码并放入指令缓冲队列，由指令译码器解释指令，然后再把指令流传给其它的工作单元（P单元、A单元、D单元）来执行这些指令。P单元包括程序地址发生器、程序控制逻辑。此单元产生所有程序空间地址，并送到PAB总线。A单元包括数据地址产生电路（DAGEN）、附加的16位ALU和1组寄存器。此单元产生读/写数据空间地址，并送到BAB、CAB、DAB总线。D单元包括1个40位的筒形移位寄存器（barrel shifter）、2个乘加单元（MAC），1个40位的ALU，以及若干寄存器。D单元是CPU中最主要的部分，是主要的数据处理部件。M单元是CPU和数据空间或I/O空间之间传输所有数据的中间媒介。 2.5、C55x内部总线有哪些，各自的作用是什么 答：C55xCPU 含有12组内部独立总线,即 程序地址总线(PAB):1组,24位; 程序数据总线(PB):1组,32位; 数据读地址总线(BAB、CAB、DAB):3组,24位; 数据读总线(BB、CB、DB):3组,16位; 数据写地址总线(EAB、FAB):2组,24位; 数据写总线(EB、FB):2组,16位。 2.6、C55x的指令流水线有哪些操作阶段，每个阶段执行什么任务 答：C55x的指令流水线分为二个阶段，一取指阶段从存储器取来32位指令包，将其顾入指令缓冲队列中，并送48位指令包给第二流水阶段，二执行阶段对指令进行译码，并完成数据访问和计算 2.7、C55x的cpu包含哪几个累加器，在C54兼容模式（C54CM=1）下如何保持与C54的兼容 答：C55x的CPU 包括4个40位的累加器:AC0~AC3 ，4个累加器是等价的,任何一条使用一个累加器的指令,都可以通过编程来使用4个累加器中的任何一个。在C54x兼容模式（C54CM=1）下，累加器AC0、AC1分别对应于C54x里的累加器A、B 3.1、C55x有哪些寻址方式，访问哪些地方 答：绝对寻址方式（k16,k23,I/O）,通过在指令中指定一个常数地址完成寻址，直接寻址方式，使用地址偏移量寻址，间接寻址方式使用指针完成寻址。访问数据空间、I/O空间、寄存器位、存储器映射寄存器。 3.2、如何选择DP直接寻址方式和SP直接寻址方式，两者有何不同 答：CPL为0选择DP直接寻址方式,为1选择SP直接寻址方式。DP直接寻址方式中，23地址的高7位由DPH寄存器提供，DPH选择选择128个主数据页中的一页，低16位由DP和offset这两个数值的和组成。SP直接寻址方式使用SPH作为23位地址的高7位，低16位是SP的值和一个在指令中指定的7位的偏移地址的和，高7位和低16位合并后形成扩展数据堆栈指针。也可以单独给SPH和SP赋值，也可以用一条指令给XSP赋值 3.3、C55x的间接寻址方式有哪几种类型 答：AR间接寻址方式，双AR间接寻址方式，CDP间接寻址方式，系数间接寻址方式 3.4、如何在数据空间建