大功率工业电技术总结.ppt

350W工业电源技术总结 拓扑结构 控制芯片介绍和使用 主要线路部分的设计 四:开发设计中存在的问题和分析处理 五:总结 拓扑结构 1:拓扑形式 电源输入功率为350W,采用APFC外加 FORWARD的结构形式 2:优点 采用有源功率因素矫正,降低谐波分量,以能达到谐波等级限制标准,提 高功率因素.PWM部分采用单管正激方式,线路架构简单.虽然增加 个输出储能电感(对反激而言,但相对可以使用较小的磁性器件和输 出电容相对纹波电流较小 3:缺点 相对反激而言,增加了一个输出储能电感而且对PWM部分的开关管耐 压要求较高对管子的选型比较困难 控制芯片介绍 PFC控制芯片介绍 PFC部分采用的是FUJ的FA5502控制芯片,该芯片同样是平均电流控 制方式,有16个脚见方块图 4. Block diagram t59 IP CoM- 3 164v CET16 IN-(21 VDETG) (1)振荡器部分 振荡器通过电容的充放电产生0.3—3.4V的锯齿波,振荡器的频率由 RT,CT的参数决定,改变充电电阻和电容的值,可以设定最大占空比的值 REF SC 0.3V Dmax Dead tir Fig 1 Oscillator circuit 振荡锯齿波输入到PM比较器,用来决定输出脉冲的最大占空比.具体情 况是在C放电期间,一个信号被送到输出电路部分,强制输出为低电平 sYNC脚是同步信号输入控制脚,用来作同步工作,当希望和其余部分同 步工作时,设定的频率必须比外部的同步信号低10% OSC SYNC synchronizing 16k signal D2/m VsYNc SYNC pin =1.5V(typ) Fig 2 SYNC pin circuit (1) 输入脚内部有一个约16K9的对地电阻.通常方波同步信号经R;C微分, 输入到同步脚的电压在CT放电期间被设置到1V以下,具体波形需满足以下 条件 less SYNC pin voltage waveform than 最高振幅不 能超过5V c more than sons CT放电周期 之内 less than 2oons Fig 3 Condition for SYNc Pin signal 因为使用的同步方波信号是外部信号,决定了输入到同步信号脚的幅值 故有可能按照上图2的方式无法产生图上所需的合适波形,鉴于此情况,可 在SYNC脚上到地之间加一个电阻可解决此问题 OSC Rsy Csy SYNC synchronizing R144216k signal 外加辅助电 Fig 4 SYNC Pin circuit(2) 注意:二极管防止CsY电容在微分时的负电压加到SYNC脚,从而损 坏C,使用一个低压差的肖特基二极管比较好,当不用该功能时,将该脚接 地以避免不必要的干扰 2)电压误差放大器和过压限制电路 ER.AP为一个误差放大器,用以建立一个电压反馈环,以保持输出电 压的稳定,同相输出端连接到内部基准1.55V上 OVP COMP Fig 6 Voltage error amplifier and overvoltage limitin g 输出电压= R1+R2 误差放大器的输出端为VFB脚,在VFB和VIN R1 间加RC补偿网络,其电压的门限增益和截 止频率的表达式见下图 R4 R31+j0C1×R4) Cutoff frequency fc is expressed by fc 2rc1×R4 如果100肛z或120Hz的纹波信号出现在误差放大器的输出端,PFC电路可 能出现不稳定的现象.因此补偿网络C1和R4的参数,在100Hz和120Hz时的 增益应尽量小.同样,设定截至频率的范围到IHz以确保稳定工作.事实上 最适宜的参数应该视实际电路调试而定 过压保护比较器采样信号和电压反馈信号可以同一个采样点采样,当电 压升高到正常值以上时,限制输出电压的继续升高,其电压限制值见下式 vp=xr(=1.058(tp)..·(4) 3)乘法器 乘法器为电流误差放大器产生一个电流参考信号.整流后的线电压经电 阻分压后送到VDE检测脚.考虑到乘法器的动态范围,在设计分压电阻参 数时,必须保证该脚的电压峰值范围在0.65V-2.4V.VFB脚正常工作在1.55V 以上,在此情形下乘法器的输出电压Vm的近似表达式如下: Vm=125-K×(VvFB-1.55)×VDET····(8 其中K:为乘法器部分的输出电压因子 当VB脚电压低于1.55时,补偿电路对轻载工作状态进行补偿.如下图 Vm通过一个11K9的电阻连接到电流 误差放大器的输入端(I-).具体的输 d DET 入和输出特性参考厂商的特性图 ML Fig 11 Multiplier circu