芯动力——硬件加速设计方法 (15).pdf

本小节核心内容 请同学们务必自学TCL 语言基本语法！ TCL 语言抽象程度很高，是一种非常简单易用的编程语言，而且是 EDA 工具领域的一 种通用控制语言，基本上大部分EDA 工具都支持TCL 语言。使用TCL 语言编写的脚本可以 使EDA 工具高度自动化。 对于 IC 设计来说，TCL 语言其实主要分为三个部分。第一部分就是TCL 自己本身的内 建指令。第二部分，是synopsys 的公司EDA 工具自定义的指令。第三部分，用户也可以自 定义。在Synopsys 的TCL 中，我们通过TCL 语言来对电路的各种设计对象进行抓取和处理。 电路中的设计对象包括：clock、design、cell、pin、port、ref、net 等，本小节重点学习 如何使用synopsys TCL 抓取objects ： 1、如果我们想抓取返回design 中对应的ports object，就可以使用get_ports 指令。例 如，如何查看design 当中有没有一个port 叫做CLK？可以使用get·ports CLK 的指令。结果 返回一个{CLK} ports。我们想查看design 当中所有的port，就可以使用 get_ports *，其中 *可以通配任何字符，结果就返回了所有的端口列表。假设我们有 port 名字叫 {CLKA CLKB OUTA OUTB INA INB}。如果我们想得到所有C 开头的port 怎么做？输入get_ports C*，就 可以得到相应的结果。 2、DC 如何抓取CELL 信息：使用get_cells 指令来返回design 中对应的cell 的instance name object。如果我们想查看design 当中有没有一个cell 叫做U4？可以使用get_cells U4 指令，DC 会返回{U4} 。如果我们想查看 design 当中所有的cell，则可以使用get_cells *指 令，返回{U1 U2 U3 U4} 。如果我们想查看design 当中以3 为结尾的cells，使用get_cells *3 指令，返回{U3} 。 3、DC 内部使用get_nets 的指令来得到design 中net 的object。例如，查看design 当 中有没有一个 net 以 INV 开头？使用 get_nets INV*，返回{INV0 INV1} 。如果我们想查看 design 当中所有的nets ，可以使用get_nets *指令，返回design 内部所有的net。如果我 们想查看 design 当中有多少个 net？我们可以通过以下方法。第一种方法，我们首先通过 get_nets *获取包含所有net 的collection，然后通过get_object_name 的指令得到所有的net 名称的list，然后使用TCL 语言自带的llength 指令，计算list 的长度，计算结果便是net 的 数量。第二种方法，直接使用 synopsys TCL 指令 sizeof_collection 计算包含所有 net 的 collection 的长度。同学们要注意两条指令的区别！ 4 、如果我们想查看design 当中有哪些pin 的名字叫做Z?可以使用 get_pins */Z 指令， 返回相应的结果。如果我们想查看design 当中有哪些pin 的名字以Q 开头?可以使用get_pins */Q* ，也会返回相应的结果。 通过以上内容，同学们应该熟悉了object。object 是对于tcl 脚本一个重要的扩展；常 见的对象有四种 cell, net, port, pin ；每种 object 有它的属性。任何一个属性都可以用 get_attribute 得到，list_attribute –class * 可以得到所有 object 的属性，部分属性可以用 set_attribute 来设置。 理解了属性，就能做更多的事情了。比如，我们可以使用get_* -f 指令，-f 这个option 可以用来过滤属性，以得到我们想要的object。例如，想得到所有方向是input 的port，使 用 get_ports * –f “direction==in” ，可以返回所有方向是 input 的port。想得到所有方向是 output 的pin，使用-f “direction ==out” ，