ddr原理简介及相关测试.pptxVIP

学习报告;一 DDR原理简介;Input and output function description—DDR2;Input and output function description—DDR2;Bank：Bank表示一个存储阵列。在对一个存储单元进行寻址的时候，首先制定一个行地址，再制定一个列地址然后对其进行读写操作。 Page:对于Bank里面的每一行的存储单元的总和即叫做Page。 ;在DDR2初始化时候首先需要进行MRS (Mode Register Set )以及EMRS (Extended Mode Register Set )的配置。 其中MRS 主要是对CAS latency, burst length, burst sequence, test mode, DLL reset, WR and various vendor specific options 实现DDR2的各种应用。 EMRS主要是对DLL disable function, driver impedance, additive CAS latency, ODT (On Die Termination), single-ended strobe, and OCD(off chip driver impedance adjustment)。;CAS Latency: CAS潜伏期。CAS为列地址选通脉冲，在列地址确定之后就可以传输数据，但是仍需要经过一段时间才会有数据发出，这段间隔的时间即为CAS潜伏期，简写为CL。 Additive Latency:简称AL。在RAS命令之后会立即执行CAS命令，CAS命令发出到被设备执行的时间则成为AL。 延时参数越小，内存运行速度越快，但是有的内存不能运行较低的延时，可能会丢失数据 RL：Read Latency WL: Write Latency. RL=AL+CL. WL=RL-1 ;Burst Length:突发长度。简称为BL，Burst模式是数据连续传输的方式，连续传输周期的数量就是突发长度BL。;DM(DATA Mask)即为数据屏蔽。前面所提的数据传输的突发长度，如果连续写入数据其中有不需要的数据，就是通过DM信号来对其进行屏蔽。 1个DM信号对应8个数据位(DQ)，当DM为高电平时，则同一DQS/DQS#触发的数据被屏蔽。;Precharge operation:预充电操作。预充电就是在对某一行进行完读写操作后，要对另一行进行寻址，就需要将原来的有效行关闭，重新发送行列地址，因此precharge命令就是关闭现有的工作行并开始新的行操作。 Precharge命令在Clock的上升沿被触发，条件为CS, RAS and WE are LOW and CAS is HIGH 。 Precharge可以对一个Bank进行操作或者对所有的Bank进行同步操作，具体的设定通过A10,BA0,BA1,BA2来实现;从Read到Precharge命令的最小时间为AL + BL/2 + max(RTP, 2) - 2 CLK Precharge命令必须在tRAS满足之后才能执行。同时read到precharge的最小时间还需要满足>=tRTP。 tRTP:在Read命令???，从Clock的上升沿到最后的四位预读取的时间就是tRTP (Read to Precharge) tRAS:DDR行有效至有效预充电的最短时间叫做tRAS. tRP:在发出Precharege命令之后还需要经过一段时间才允许发送RAS行有效命令打开新的工作行，这段时间被称为tRP。tRP越小，DDR运行速度越快。 从Write到Precharge命令的最小时间为WL + BL/2 + tWR 在DDR进行写的时候，从Burst write完成到Precharge命令执行的时间被称为tWR;Precharge operation;Auto Precharge operation;ODT—On Die Termination;Refresh operation;Self Refresh operation;二 DDR EA量测;AC and DC input Logic level for single-ended signalsDDR2;AC and DC input Logic level for single-ended signals/Differential signals—DDR3;VIH(AC), VIH(DC), VIL(AC) and VIL(DC)都受Vref的影响，Vref也有AC/DC之分，对于VIH(AC), VIH(DC), VIL(AC) a