4.2.2-主存储器内部结构.pdf

§4 主存储器内部结构 屏幕分辨率设为1280*800时下面不作显示 主存储器一维、线性的逻辑结构 2/ 屏幕分辨率设为1280*800时下面不作显示 主存储器内部结构 基本信息单元——bit如何存储？  静态RAM的六管基本存储单元 1. T1和T2组成一个双稳态触 行选择线 发器，用于保存数据。T3 +5V 和T4为负载管。 T5 T3 T4 T6 2. 如A 点为数据D ，则B点为 数据/D 。 C D A B 3. 行选择线有效（高电平） T1 T2 时，A 、B处的数据信息 通过门控管T5和T6送至C、 D点。 4. 列选择线有效（高电平） T7 列选择线 T8 时，C 、D处的数据信息 通过门控管T7和T8送至芯 I/O I/O 片的数据引脚I/O 。 3/ 集成度低，但速度快，价格高，常用做Cache 。 屏幕分辨率设为1280*800时下面不作显示 主存储器内部结构 基本信息单元——bit如何存储？  动态RAM的单管基本存储单元 行选择线 1. 电容上存有电荷时，表示存储数据 T1 A为逻辑1 ； B A 2. 行选择线有效时，数据通过T1送至 存储 电容 B处； C 3. 列选择线有效时，数据通过T2送至 刷新放大器 芯片的数据引脚I/O ； 4. 为防止存储电容C放电导致数据丢 T2 失，必须定时进行刷新； 列选 择线 I/O 5. 动态刷新时行选择线有效，而列选 择线无效。（刷新是逐行进行的。） 集成度高，但速度较慢，价格低， 一般用作主存。 屏幕分辨率设为1280*800时下面不作显示 主存储器内部结构 由基本存储单元构成存储模块 地址线