试论操作系统的运行环境.pptx

1.8.1 中央处理器CPU 一、CPU的构成与基本工作方式： CPU包含：运算器、控制器、寄存器、高速缓存。;运算器实现指令中的算术和逻辑运算，是计算机计算的核心。 控制器负责控制程序运行的流程，包括取指令、维护CPU状态、CPU与内存的交互等等。 寄存器是指令在CPU内部作处理的过程中暂存数据、地址以及指令信息的存储设备，在计算机的存储系统中它具有最快的访问速度。 高速缓存处于CPU和物理内存之间，一般由控制器中的内存管理单元（MMU：Memory Management Unit）管理，访问速度快于内存，低于寄存器。利用程序局部性原理使得高速指令处理和低速内存访问得以匹配，从而提高CPU的效率。;处理器中的寄存器;用户可见寄存器;控制和状态寄存器;常见的控制和状态寄存器;指令执行的基本过程（1）;每个指令周期开始时，依据在程序计数器中的指令地址从存储器中取一条指令 在取指完成后根据指令类别自动将程序计数器的值变成下条指令的地址 取到的指令放在指令寄存器（IR）中 处理器解释并执行所要求的动作;5类指令;特权指令和非特权指令;处理器的状态;实例：x86系列处理器;四个级别运行不同类别的程序： R0-运行操作系统核心代码 R1-运行关键设备驱动程序和I/O处理例程 R2-运行其它受保护共享代码，如语言系统运行环境 R3-运行各种用户程序 现有基于x86处理器的操作系统，如UNIX、Linux以及Windows系列大都只用了R0和R3两个特权级别;图：Intel 系列CPU的特权级别;管态和目态的差别;程序状态字PSW;例1：微处理器M68000的程序状态字;CPU状态的转换;思考题;1.8.2 存储系统;一、存储器类型： RAM 和 ROM 二、存储系统的层次结构：存储访问的局部性原理;读写型的存储器 可把数据存入其中任一地址单元，并可在以后的任何时候把数据读出，或者重新存入新的数据的一种存储器 常被称为随机访问存储器（RAM：Random Access Memory） RAM主要用作存放随机存取的程序的数据 ;只读型的存储器: 只能从其中读取数据，但不能随意用普通方法写入数据（写入数据只能用特殊方法） 称为只读存储器（ROM：Read-Only Memory） 变型：PROM和EPROM PROM：一种可编程只读存储器，使用特殊PROM写入器写入数据 EPROM：用??殊的紫外线光照射此芯片，以“擦去”信息，恢复原来状态，然后使用特殊EPROM写入器写入数据;存储器的层次结构;容量、速度和成本 三个目标不可能同时达到最优，要作权衡 存取速度快，每比特价格高 容量大，每比特价格越低，同时存取速度也越慢 ;解决方案;存储访问局部性原理;设计多级存储的体系结构;思考题;缓冲技术 引入缓冲目的：缓和CPU与设备速度不匹配的矛盾。;内存可看作由一些固定大小的块构成，每块K个字。Cache由一些存储槽构成，每槽K个字。需要访问某内存块中的字时，把该块移到某个槽中。;什么是中断? 指CPU对系统中或系统外发生异步事件的响应 异步事件是指无一定时序关系的随机发生事件 如外部设备完成数据传输、实时设备出现异常等 “中断”名称源于： 当异步事件发生后，打断了对当前程序的执行 而转去处理该异步事件 直到处理完了后，再转回原程序中断点继续执行;从用户角度看中断;引入中断的目的 解决主机与外设的并行工作问题 提高可靠性 实现多机联系 实现实时控制 特点： 1) 中断是随机的 2) 中断是可恢复的 3) 中断是自动处理的;中断源：引起中断发生的事件 中断寄存器：记录中断 系统堆栈:内存中的一块区域，用于保存现场;中断类型;强迫性中断 输入/输出(I/O)中断：主要来自外部设备通道 程序性中断：运行程序中本身的中断 (如被0除,缺页中断,缺段中断,地址越界) 时钟中断 控制台中断 硬件故障中断;自愿性中断 又称访管中断 执行I/O指令，创建进程，分配内存 信号量操作，发送/接收消息;IBM370中的中断;中断系统;中断装置的基本功能;处理器如何发现中断信号？ 处理器的控制部件中设一个能检测中断的机构，称为中断扫描机构 在每条指令执行周期的最后时刻扫描中断寄存器，询问是否有中断信号 若无中断信号，继续执行下一条指令 若有中断，中断硬件就进行中断响应;中断向量表：存放所有中断处理程序的入口地址。主存最低端的若干个字节。中断向量？;中断处理一般过程： （1）设备给处理器发一个中断信号 （2）处理器处理完当前指令后检测到中断，判断出中断来源并向发送中断的设备发送确认中断信号，确认信号使得该设备将中断信号恢复到一般状态 （3）处理器开始为软件处理中断做准备： 保存中断点的程序执行上下文环境，这通常包括程序状态字PSW，程序计数器PC，一些寄存