FPGA应用程序加载[参考].pdfVIP

  1. 1、本文档共40页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  5. 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  6. 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  7. 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  8. 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
精品文档 ·可编辑版 基于 Xilinx FPGA 的嵌入式 Linux 设计流程 FPGA 是通过逻辑组合电路来实现各种功能的器件。由于 FPGA 内部集成了大量的逻辑资 源和可配置的 I/O 引脚,加上独特的并行处理架构,可以轻松实现同时对多个外部设备的 配置和管理,以及内外各种接口数据的传输。现在开发厂商又在 FPGA 内部加入了大量的 DSP 和 Block RAM 资源,非常适合图像处理、数字信号处理等运算密集的应用,因此在这 些领域取得了广泛的应用。但是由于 FPGA 程序编写的灵活性和功能的多样性,使得它在 一个复杂工程中对各个程序的使用调度、统筹管理上有很大的局限性,这样就必须引入操 作系统进行统一的管理。Linux 系统则因为其良好的可裁减、可配置等特点在嵌入式领域 应用广泛。 Linux 操作系统提供了许多系统级的应用,例如网络协议的实现、进程调度、 内存管理等,同时 Linux 是一个成熟的开源操作系统,有丰富的应用资源,利用这些资源 和强大的系统功能,用户可以快速地开发基于嵌入式环境复杂系统。因此,结合 FPGA 和 Linux 双方优势,可以很好地满足嵌入式系统设计需求,量体裁衣,去除冗余。 本文给出了一种基于 Xilinx FPGA 的嵌入式 Linux 操作系统解决方案。 基于 FPGA 的嵌入式系统的硬件设计 本设计是基于 Xilinx XC4VFX40 系列 FPGA,它内部集成了两个 PowerPC405 处理器, 4 个 10/100/1000M 以太网 MAC 模块,运行频率 300MHz 时,具有 420D-MIPS 性能,能解决高 速网络数据传输问题,并且能解决通过网络加载操作系统和交叉编译等问题。它内部有 448 个可配置 I/O 口,2592kb BlockRAM,能实现对各种外部设备的并行控制以及较多数据 的存储与处理。加载一个操作系统,一般需要几十兆的内存空间,FPGA 内部自带的 RAM 空间是远远不够的,本设计在板上扩展了两片 MICRON 公司的 256Mb DDR 内存,作为上电 时操作系统的加载和运行空间。现在主流的嵌入式操作系统,都需要搭建交叉编译环境, 把在主机上编写好的可执行文件下载到目标板上,这就需要实现网络数据的传输。由于 XC4VFX40 自带了以太网MAC 模块,只需要在外面添加个 PHY 芯片和带隔离器的 RJ45 接 口就能实现这个功能。本设计由于对网络数据实时性要求很高,因此采用 Marvell 公司的 千兆以太网 PHY 芯片 88E1111-RCJ 。它能根据自身配置和主机设计,实现 10/100/1000M 自 适应传输,并且 Linux 本身对这个芯片提供了驱动支持,实现无缝链接。操作系统加载到 DDR 中能快速有效的运行,但是掉电就会丢失,因此必须加入 FLASH 芯片,把系统文件存 储到外部 FLASH 中。加电时,FPGA 把操作系统文件从 FLASH 读入到 DDR 中运行。FPGA 设 计当然会扩展很多接口出来,利用自身并行处理的优势,控制很多外围设备,本设计也不 例外,扩展了 8 个通用的 GPIO ,2 个 PS/2 接口,1 个 USB 接口,1 个 AC97 声卡接口,1 个 HotLink 接口,以及 4 个 RS422 接口,同时扩展了两个 CPCI 接口,引出了 16 位数据地址线 和 Ethernet 控制线,整个系统的硬件框图如图 1 所示。 1 / 40 精品文档 ·可编辑版 在进行电路设计时,是以 FPGA 为核心,向外扩展各种设备,因此特别注意了 FPGA 各个引 脚的连接。由于 DDR 和 PHY 芯片都需要提供+2.5V 电压,因此和 DDR、PHY 芯片连接引脚 所在的 BANK 需要提供+2.5V 电压参考,并且不能接以 LVTTL 或 LVCMOS 为电压参考的引脚。 重要快速的时钟信号必须接到全局时钟引脚上。由于 FPGA 需要通过外部 FLASH 启动操作 系统,需要并

文档评论(0)

蔡氏壹贰 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档