数字电子技术实验 教案.doc

PAGE  平顶山学院教案 2012 ~~ 2013 学年 第 1 学期 承担系部 电气信息工程学院 课程名称 数字电子技术实验 授课对象 11电气、电子、测控 授课教师 张晓朋 职 称 讲师 教材版本电工电子实验与计算机仿真教程 参 考 书 2012年 9 月 3 日 平顶山学院 数字电子技术实验教案  PAGE 39 数字电子技术基础实验 实验一 集成逻辑门电路的参数测试 [实验目的] 1、掌握TTL型和CMOS型集成与非门主要参数的测试方法。 2、熟悉数字电路实验装置的结构、基本功能和使用方法。 [仪器设备] 1、+5V直流电源； 2、逻辑电平开关； 3、逻辑电平显示器； 4、直流数字电压表； 5、直流毫安表； 6、74LS20、1K、10K电位器，200Ω电阻器(0.5W)；CC4011 [实验原理] 1、本实验采用四输入双与非门74LS20，即在一块集成块内含有两个互相独立的与非门，每个与非门有四个输入端。其逻辑框图、符号及引脚排列如图1-1(a)、(b)、(c)所示。 图1-1 74LS20逻辑框图、逻辑符号及引脚排列 2、TTL与非门的主要参数 (1)低电平输出电源电流ICCL和高电平输出电源电流ICCH 它们的大小标志着器件静态功耗的大小。器件的最大功耗为PCCL=UCC·ICCL。ICCL和ICCH测试电路如图1-2(a)、(b)所示。 (2)低电平输入电流IiL和高电平输入电流IiH。 在多级门电路中，IiL相当于前级门输出低电平时，后级向前级门灌入的电流，因此它关系到前级门的灌电流负载能力，即直接影响前级门电路带负载的个数。 在多级门电路中，IiH相当于前级门输出高电平时，前级门的拉电流负载，其大小关系到前级门的拉电流负载能力。由于IiH较小，难以测量，一般免于测试。 IiL与IiH的测试电路如图1-2(c)、(d)所示。 图1-2 TTL与非门静态参数测试电路图 (3)扇出系数N0 扇出系数N0是指门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数，门电路有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两种扇出系数，即低电平扇出系数N0L和高电平扇出系数N0H。通常IiH＜IiL，则N0H＞N0L，故常以N0L作为门的扇出系数。 N0L的测试电路如图1-3所示，调节RL使U0L= 0.4V，此时的I0L就是允许灌入的最大负载电流，即 ，通常N0L≥8 (4)电压传输特性 门的输出电压u0随输入电压ui而变化的曲线u0=f(ui)称为门的电压传输特性。测试电路如图1- 4所示，调节RW，逐点测得Ui及U0，然后绘成曲线。 图1-3 扇出系数测试电路 图1-4 传输特性测试电路 (5)平均传输延迟时间tpd tpd是衡量门电路开关速度的参数，它是指输出波形边沿的0.5Um至输入波形对应边沿0.5Um点的时间间隔，如图1-5所示。 (a)传输延迟特性 (b)tpd的测试电路 图1-5 传输延迟特性 图1-5(a)中的tpdL为导通延迟时间，tpdH为截止延迟时间，平均传输延迟时间为 (1-2) tpd的测试电路如图1-5(b)所示，由于TTL门电路的延迟时间较小，直接测量时对信号发生器和示波器的性能要求较高，故实验采用测量由奇数个与非门组成的环形振荡器的振荡周期T来求得。其工作原理是：假设电路在接通电源后某一瞬间，电路中的A点为逻辑“1”，通过三级门的延迟后，使A点由原来的逻辑“1”变为逻辑“0”；再经过三级门的延迟后，A点电平又重新回到逻辑“1”。电路中其它各点电平也跟随变化。说明使A点发生一个周期的振荡，必须经过6级门的延迟时间。因此平均传输延迟时间为 (1-3) TTL电路的tpd一般在10ns~40ns之间。 3、CMOS与非门的主要参数 CMOS与非门主要参数的定义及测试方法与TTL电路相仿，从略。 [实验过程] 1、74LS20主要参数的测试 (1)分别按图1-2、1-3、1-5(b)接线并进行测试,将测试结果记入表1-1中。 (2)按图1-4接线，调节电位器RW，使ui从0V向高电平变化，逐点测量ui和uo的对应值，记入