- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
.
东 南 大 学 考 试 卷( 期中测试 )
课 程 名 称
计算机结构与逻辑设计
考 试 学 期
0 7 - 0 8 - 2得分
适 用 专 业
电气工程及自动化
考 试 形 式
考试时间长度
120 分钟
一. 求 F ( A B)( A C )gAC BC 的反函数,并化简。
线
F ( A, B, C, D )
m (0, 2, 4,5,7,8)
二. 化简
AB AC 0
封
名
姓
密
号
学
三. 试 用数据选择器 74151 实现逻辑 Z ( A,B,C)= ∑ (1,2,4,7)
.
.
四、用 10 线 — 4 线集成编码器 74147 和 4 线 — 16 线集成译码器 74154 设计 — 个由余 3 码向 NBCD 码的转换电路。 74147 和 74154 的逻辑符号如下图所示。
五、 4 位数据比较器 7485 的逻辑符合如图所示
输入 输出
A i
Bi
(AB) i-1
(A=B) i-1 (AB) i-1
(AB) i
(A=B) i (AB) i
1
0
φ
φ
φ
1
0
0
0
1
φ
φ
φ
0
0
1
A i=Bi
输出 (AB) i 、 (A=B) i 和 (AB) i 分别等于
(AB) i-1、
(A=B) i-1和 (AB) i-1
1)试用 1 片 7485 和部分门电路实现五位二进制的并行比较电路,画出连线图。
F AB=1 且 F AB=0 时,表示 AB ;
F AB=0 且 F AB=1 时,表示 AB ;
F AB=F AB 时,表示 A=B 。
.
.
( 2)试用 2 片 7485 实现 7 位二进制的并行比较电路。
六、某室住有甲、乙、丙、丁 4 位同学,甲乙各有小灯一盏。 4 人约定,当小灯使用者自己愿意开,且
得到其他至少 2 人同意时,该小灯才能开。试设计一逻辑电路,使得此决定可以实现。
要求:
列出真值表;
求出逻辑表达表;
用 2 片 8 选 1 多数选择器实现此电路。
多路选择器的功能表及框图如表 FF2.1 及图 FF2.2 所示。
.
.
七、画出下图所示触发器输出 Q 和电路输出 Z 的波形。
八、分析下图所示电路的功能,作出其完整的状态图。
.
.
九、用 JK 触发器设计一个按自然态序变化的 7 进制同步加法计数器,计数规则为逢七进 1,产生一个
进位输出。
十、用
74161 ( 0)设计 60 进制读秒器,要求从
0 秒开始走时计数,
59 秒自动停止且给出信号到电路,
并用数码管显示实时时间,要求可靠工作。
/CR
/LD
EN
CI CP D0 D1
D2
D3
Q0
Q1 Q2 Q3
0
X X X X X X X X 0 0 0 0
1
0
X X
↑ A B C D A B C D
1
1
0
X
↑ X
X
X
X
保持
1
1
X
0
↑ X
X
X
X
保持
1
1
1
1
↑ X
X
X
X
递增计数
.
原创力文档


文档评论(0)