(完整版)数电课程设计八路抢答器.doc

  1. 1、本文档共16页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
数字电子技术课程设计报告 八路智力竞赛抢答器的设计 专 业 : 电子信息科学与技术 班 级 : 2012 级 1 班 姓 名 : 学 号 : 指导老师 : 电子通信与物理学院 日 期 : 2015 年 1 月 10 日 指导教师评语 设计要求 在当代社会中企业、学校和电视台等单位常举办各种智力竞 , 抢答记分器是必要设备。过去在举行的各种竞赛中我们经常看到有抢答的环节,举办方多数采用让选手通过举答题板的方法判断选手的答题权,这在某种程度上会因为主持人的主观误断造成比赛的不公平性。人们于是开始寻求一种能不依人的主观意愿来判断的设备来规范比赛。因此,为了克服这种现象的惯性发生人们利用各种资源和条件设计 出很多的抢答器,从最初的简单抢答按钮,到后来的显示选手号的抢答器,再到现在的数显抢答器,其功能在一天天的趋于完善不但可以用来倒计时抢答,还兼具报警等等功能,有了这些更准确地仪器使得我们的竞赛变得更加精彩纷呈,也使比赛更突显其公平公正的原则。在这一背景下本文利用 74LS 系列芯片设计了一种有效、便捷的八路数字抢答器。 设计要求如下:利用数字电路设计一个八路抢答器, 允许八路参加,并具有锁定功能, 用 LED显示最先抢答的队号码, 系统设置外部清除键,按动清除键, LED 显示器自动清零灭灯。数字显示功能:数字抢答器定时为 30S,启动开启键以后要求Ⅰ ) 定时开始;Ⅱ ) 扬声器要短暂报警; ) 发光二极管亮灯;如果在 30S 内抢答有效 , 计时结束, 30S 内抢答无效,发光二极管灯灭。 设计任务 本次描述的八路抢答器功能指标为:设计一个能支持八路抢答的智 力竞赛抢答器;主持人按下开始抢答的按键后,有短暂的报警声提示抢 答人员抢答开始且指示灯亮表示抢答进行中;在开始抢答后数码管显示 30 秒倒计时;有抢答人员按下抢答键后, 在数码管上显示抢答成功人员 1 的编号,倒计时暂停,同时后续抢答人员的抢答将无效;当主持人再次 按下按键回到复位状态, 倒计时的数码管保持显示 30,显示人员编号的 数码管灭,指示灯灭。 本次设计的电路由包括抢答电路、定时电路、报警电路在内的三部 分电路组成。抢答电路由按键、锁存器、优先编码器、数码管译码驱动 器等器件组成;定时电路由 555 定时器、计数器、锁存器、数码管译码 驱动器、开关等器件组成;报警电路由蜂鸣器、单稳态脉冲触发芯片等 器件组成。 总体设计 3.1 原理分析 3.1.1 工作原理简介 如图 2.1 所示为抢答器的结构框图,它由抢答电路、计时电路和报 警电路三部分组成。抢答电路完成基本的抢答功能,即开始抢答后,当 选手按动抢答键时,能显示选手的编号,同时能封锁输入电路,禁止其 他选手抢答。计时电路完成计时功能。其工作原理为,当开始抢答的开 关没有闭合时,抢答器处于禁止状态,编号显示器灭灯,定时器显示设 定时间;主持人将开关置于 " 开始抢答 " 状态,宣布 " 开始 " 抢答。定时器 倒计时,扬声器给出声响提示。 选手在定时时间内抢答时, 抢答器完成: 优先判断、编号锁存、编号显示。当一轮抢答之后,定时器停止、禁止 二次抢答、定时器显示剩余时间。如果再次抢答只须主持人将开关断开后闭合。 2 3.1.2 抢答器工作过程 主持人开关拨到“开始抢答”状态,会有提示音,并立刻进入抢答 倒计时(预设 30s 抢答时间),如有选手抢答,显示其号数并停止倒计 时,只有第一个按抢答的选手有效。如倒计时期间,主持人想停止倒计 时可以随时将开关拨到“准备”状态,系统会自动进入准备状态,等待 主持人拨回 " 开始抢答 " 进入下次抢答计时。如果主持人将开关拨到“开 始抢答”状态,而此时有人按了抢答按键则抢答无效, 不会显示其号码。 3.1.3 主要元器件功能介绍 (1)8D锁存器 74LS373 74LS373为三态输出的 8 D 锁存器。引脚说明:D0~ D7 数据输入端, OE 三态允许控制端(低电平有效), Q0~Q7 输出端。当三态允许控制 OE 为低电平时, Q0~ Q7为正常逻辑状态,可用来驱动负载或总线。当 OE 为高电平时, Q0~ Q7 呈高阻态,即不驱动总线,也不为总线的 负载,但锁存器内部的逻辑操作不受影响。当锁存允许端 LE 为高电平时, Q 随数据 D 而变。当 LE 为低电平时, D 被锁存在已建立的数据电平。 3 (2)优先编码器 74LS148 74LS148 为 8 线- 3 线优先编码器。将 8 条数据线( 0-7)进行 线(4-2-1) 二进制(八进制)优先编码,即对最高位数据线进行译码。 芯片管脚: 0- 7 编码输入端 ( 低电平有效 ) ,EI 选通输入端 ( 低电平有 效 ) ,A0、A1、 A2 三位二进制编码输出信号即编码 输 出 端(

文档评论(0)

187****5086 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档