演示版VHDL并行语句.ppt

六、VHDL语言的并行语句 1、并行信号赋值语句 4、进程语句 3、块语句 2、条件信号赋值语句 5、元件例化语句 6、生成语句 7、并行过程调用语句 结构体 最新. * 结构体中的并行语句模块 最新. * 1、并行信号赋值语句 赋值目标 ?= 表达式 例 ARCHITECTURE curt OF bc1 IS SIGNAL s1, e, f, g, h : STD_LOGIC ; BEGIN output1 <= a AND b ; output2 <= c + d ; g <= e OR f ; h <= e XOR f ; s1 <= g ; END ARCHITECTURE curt； 最新. * 2、条件信号赋值语句 赋值目标 <= 表达式 WHEN 赋值条件 ELSE 表达式 WHEN 赋值条件 ELSE ... 表达式 ； 例 ENTITY mux IS PORT ( a,b,c : IN BIT ; p1,p2 : IN BIT ; z : OUT BIT ); END; ARCHITECTURE behv OF mux IS BEGIN z <= a WHEN p1 = '1' ELSE b WHEN p2 = '1' ELSE c ; END; 最新. * 选择信号赋值语句 WITH 选择表达式 SELECT 赋值目标信号 <=表达式 WHEN 选择值， 表达式 WHEN 选择值， ...， 表达式 WHEN 选择值； 例 ... WITH selt SELECT muxout <= a WHEN 0|1 , -- 0或1 b WHEN 2 TO 5 , -- 2或3，或4或5 c WHEN 6 , d WHEN 7 , 'Z' WHEN OTHERS ; ... 最新. * 3、块语句 块标号 : BLOCK [（块保护表达式）] 接口说明； 类属说明； BEGIN 并行语句； END BLOCK 块标号 ; 与大部分的VHDL语句不同，BLOCK语句的应用，包括其中的类属说明和端口定义，都不会影响对原结构体的逻辑功能的仿真结果。 最新. * 例 ... b1 : BLOCK SIGNAL s1: BIT ; BEGIN S1 <= a AND b ; b2 : BLOCK SIGNAL s2: BIT ; BEGIN s2 <= c AND d ; b3 : BLOCK BEGIN Z <= s2 ; END BLOCK b3 ; END BLOCK b2 ; y <= s1 ; END BLOCK b1 ; ... 最新. * 4、进程语句 [进程标号: ] PROCESS [ ( 敏感信号参数表 ) ] [IS] [进程说明部分] BEGIN 顺序描述语句; END PROCESS [进程标号]; PROCESS语句结构的一般表达格式如下 在一个结构体中多个PROCESS语句可以同时并发运行，而进程内部语句之间是顺序关系。 PROCESS语句在VHDL程序中，是描述硬件并行工作行为的最常用、最基本的语句。 最新. *