并行接口芯片8255.ppt

  1. 1、本文档共60页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
10.4 方式 1 的功能 这是一种选通的 I/O 方式。在这种方式时, 端口 A 或端口 B 仍作为数据的输入 / 输出口,但 同时规定端口 C 的某些位作为控制或状态信息。 10.4.1 方式 1 的主要功能 8255A 的端口工作在方式 1 时,具有以下主要功能: (1) 用作一个或两个选通端口; (2) 每一个端口包含: 8 位的数据端口,三条控制线 ( 是固定指定的,不能用程序改变 ) ,提供中断逻辑; (3) 任何一个端口都可作为输入或输出; (4) 若只有一个端口工作于方式 1 ,余下的 13 位,可以 工作在方式 0( 由控制字决定 ) ; (5) 若两个端口都工作于方式 1 ,端口 C 还留下两位, 这两位可以由程序指定作为输入或输出,也具有置位 / 复位功能。 10.4.2 方式 1 输入 当任一端口工作于方式 1 输入时,如图 10-11 所示。 其各个控制信号的意义为: STB#(Strobe) —— 选通输入,低电平有效。这是 由外设供给的输入信号,当其有效时,把输入装置来 的数据送入输入锁存器。 IBF(Input Buffer Full) —— 输入缓冲器满,高电平 有效。这是一个 8255A 输出至外设的联络信号。当其 有效时,表示数据已输入至输入锁存器,它由 STB# 信号置位 ( 高电平 ) ,而 RD# 信号的上升沿使其复位。 INTR(Interrupt Request) —— 中断请求信号, 高电平有效。这是 8255A 的一个输出信号,可 用于作为向 CPU 的中断请求信号,以要求 CPU 服务。它是当 STB# 为高电平、 IBF 为高电平和 INTE( 中断允许 ) 为高电平时被置为高,而由 RD# 信号的下降沿清除。 INTEA(Interrupt Enable A) —— 端口 A 中断 允许信号,可由用户通过对 PC4 的按位置位 / 复位来控制 (PC4=1 ,允许中断 ) 。 而 INTEB 由 PC2 的置位 / 复位控制。 方式 1 的输入时序,如图 10-12 所示。 当外设的数据已经输至 8255A 的端口数据 线上,用选通信号把数据锁入 8255A 的输入锁 存器,选通信号的宽度至少为 500ns 。选通信 号经过时间 t SIT 后, IBF 信号有效,输送给外设, 阻止外设输入新的数据,也可供 CPU 查询。在 选通信号结束后,经过 t SIT 向 CPU 发出 INTR 信 号 ( 中断是允许的话 ) 。 CPU 响应中断,发出 RD# 信号,把数据读入 CPU 。在 RD# 信号有效 后经过 t RIT 就清除中断请求,当 RD# 信号结束 后,数据已读至 CPU ,使 IBF 变低。表示输入 缓冲器已空,通知外设可以输入新的数据。 10.4.3 方式 1 输出 8255A 的端口工作在方式 1 输出时,如图 10-13 所 示。 1. 主要的控制信号 OBF#(Output Buffer Full) —— 输出缓冲器满信号, 低电平有效。这是 8255A 输出给外设的一个控制信号。 当其有效时,表示 CPU 已经把数据输出给指定的端口, 外设可以把数据输出。它由输出命令 WR# 的上升沿设 置为有效,由 ACK# 的有效信号使其恢复为高。 ACK#(Acknowledge) —— 低电平有效,这是一个 外设的响应信号,指示 CPU 输出给 8255A 的数据已经 由外设接收。 INTR —— 中断请求信号,高电平有效。当 输出装置已经接收了 CPU 输出的数据后,它用 来作为向 CPU 提出新的中断请求,要求 CPU 继 续输出数据。当 ACK# 为“ 1”( 高电平 ) , OBF 为“ 1” ( 高电平 ) 和 INTE 为“ 1”( 高电平 ) 时,使 其置位 ( 高电平 ) ,而 WR# 信号的下降沿使其复 位 ( 低电平 ) 。 INTEA 由 PC6 的置位 / 复位控制。而 INTEB 由 PC2 的置位 / 复位控制。 2. 时序 8255 工作在方式 1 输出时的时序,如图 10-14 所示。 用在中断控制方式时,输出过程是由 CPU 响应中 断开始的,在中断服务程序中, CPU 输出数据和发出 WR# 信号, WR# 信号一方面清除 INTR( 经过时间 t WIT ) , 另外在 WR# 上升沿,使 OBF 有效,通知外设接

文档评论(0)

jinzhuang + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档