射频布局走线参考.pptVIP

Duplexer 1.Recommended PCB Design Layout fitta portant to avoid desensitization! Good! No good  PA ·双工器可以和PA、前端 开关在一个屏蔽罩内。 极其个别情况下双工器 可以和射频收发机在一 个屏蔽罩内,但要远离邮 射频收发机 坚决避免PA和射频收 发机在一个屏蔽罩内 原因:现在屏蔽罩太 矮了,部分射频能量会 通过屏蔽罩回流,此时 双工器和PA的回流有可 能进入射频芯片导致有 线灵敏度就下降  射频匹配的位置 INPUT PA OUTPUT input的匹配靠 优先级 PA 此器件的地直 接下地  o o O0o 0⊙  屏蔽罩 射频屏蔽罩 分 布不均 布均匀紧凑, 的焊盘要分 避免间隔过 大,否则能 量外泄和干 扰进入屏蔽 罩里面  晶体 体走线:极端 GND Layer 1 XTAL IN XTAL IN, XTAL OUT and gND XTAL OUT XTAL阆,XTAL_oUT Thermistor 25mm=- the layer or PCBs with extremely high thermal trans ents, the above implementation can be used d between the 19.2 MHz crystal pads on the top layer, as sh figure The recommended line width for xTAL IN xTAL OUT, and gNd is s 3 mils (use the minimum available line widi  PCB板越做越薄,隔离度变差,热传递越来越快 晶体的下面不应该有大电源 晶体(第1层)电源 VPH-PWR(第9层) 电池连接器 (第10层)  射频走线的焊盘处理 同轴电缆连接器和测试座的信号焊盘不挖地(阻抗为39 欧姆左右,挖一层,这样阻抗能达到46欧姆) 「4z3+「004x0「4200 0s90当+ 00100 05590「as0 1习W w2「015当=00ux15「015cus 「02=「0000232「022*u 「054÷+00000c54 C「42003=「0042004200 IFrt 5 Ines wl part 厂3B0「2B[cu m m0mo4xm0「4x0cka 「0560「0m「0xx0 「02+0m「. 2022 0202C*e」 「003彐=0005「0a5Cs」 「ua==「u「us「s www.pol 「既丐「而[  内层射频走线处理 Offset Coplanar Waveguide 1B1A -Nrae 1 Dieechris 「39m「3m0 0D0 0.090 0.0300 Caculle E2「30*「u0300「:9 Caculate W「0e图….0m000 「0x40m4[u nd Separaticn D1 01C00+[0. m 0.1D 0. 10Cacukle 「0000cscu」 ·加宽铜皮到阻抗线的距离,能够增加阻抗线的宽度起到一定的作 用可以减小电容负载,从而可以提高过孔阻抗,减小传输时延 eale 1 Hegf Offset Coplanar Waveguide 1B1A 0060+「0「000「00760Ck 7「06812_0m「00「006 ■a2 0「0x030c 厂m0cd  表层射频走线处理 射频走线圆弧走线或直连,同时射频走线与周 围的地的距离最好能能是线宽的2倍 MEDIATEK 6169 97Pi2s212