晶振电路设计及案例分享.docxVIP

讲解内容：? 讲解内容： ? 晶振原理及分类 ? 晶振电路分析 ? 设计中注意事项 ? 案例分享 晶振匹配电路原理分析案例分享 预期目的 ? 掌握振荡电路的原理， 了解电路元器件的作用 ? 掌握时钟电路的设计。 ? 掌握时钟电路的调测和 问题定位 。 主讲人：杨万里 4 4 振荡电路及振荡器 ? 什么是振荡电路 ~_~ 能产生大小和方向都随周期变化的电流的电路 ? 振荡器与 “有源晶振 ” 有源晶振是振荡器的一种 ? 晶振选频特性很出色 谐振频率（特性频率），谐振时损耗为 0（或最 小） 对-- 谐振频点的信号衰减为 0（或最小 （阻抗最小）。 概念互通器件的品质因数是如何定义的？高频电路中如何 概念互通 正确选择电感？ 晶振的分类 ? 按照振荡模式，晶体可分为基频晶体和泛音晶体。 ? 其他分类方式此处不讨论。 ? 为什么会有泛音晶体 ~_~ ? 基频晶体和泛音晶体相对来说哪种的输出时钟更 加稳定？ 晶体的等效电路及说明 晶体的等效电路及说明 晶体的等效电路及说明 动态电 述振荡过程 量损耗 R：等效 阻，表 中的能 对- 芯 动能力小值限制量 化（ R越小越容易 起振， 该是 R 右？） 片端的驱 C0：静态（未工作 晶片两极板之间的等小 电容。 时） 芯片负阻应 的 6倍左 晶体的等效电路及说明 R：等效动态电 阻，表述振荡过程 中的能量损耗 对- 芯片端的驱 动能力 化（R越 起振， 该是 R 右？） 动态电 小值限制量 小越容易 芯片负阻应 的 6倍左 C0：静态（未工作时 晶片两极板之间的等小 电容。 L：表示晶 片振动时 的惯性 晶振的等效电路及说明 R：等效动态电 阻，表述振荡过程 中的能量损耗 对- 芯片端的驱 动能力 化（R越 起振， 该是 R C0：静态（未工作时 ？ 晶片两极板之间的等小 电容 右？） 小值限制量 小越容易 芯片负阻应 的 6倍左 ？ 。 C：表示晶片 振动 时的弹性 L：表示晶 片振动时 晶体的等效电路及说明 手接触到晶体金属外壳会影响晶振的振荡频率，是如何变化 的？ 如何更加准确的测量晶振的频偏？ 晶体的 Q值为什么很高？ 什么是负阻？ 通常说的晶振（ Cryst）al严格的讲应该称为晶体；晶体在时 钟电路中的作用究竟是什么？ 晶体应用电路分析： R2：电阻是为了使反相放大器工作在线性状态，一定程度上 避免过驱动损坏晶振。防止失真。 X1：晶体等效为一个并联谐振回路 , 振荡频率应该是石英晶 体的并联谐振频率 . C1C晶2:体旁边的两个电容接地 , 实际上就是电容三点式电 路的分压电容 , 接地点就是分压点 . 以接地点即分压点为参考 点;反馈系数可视情况调整。 （如：为增大 XIN的幅度可减小 XIN端电容，反之亦然。） R1:输 出端电阻 ；就晶体来看形成一个正反馈以保证电路持 续振荡. L1C：3滤除基频， 仅泛音晶体需要。 晶体应用电路说明： 晶振是如何起振的？（起振过程是怎样的） 无负载电容可以起振吗？为什么要加负载电 容？为什么是两个电容而不是一个电容？ 晶振电路设计注意事项 温度、晶体谐振电路谐振频率的影响因素： 负载电容 、机械振动、振荡器负 载电容及负载 R，电磁波） 温度、晶体 晶振电路设计注意事项 1：选择合适的晶振：除选择合适频率外，非 常关键的参数包括：频率准确度，频率稳定度。 等效阻抗 r。 2:选 择合适的负载电容：晶振的两个脚上和对 地的电容、芯片电路内部电容、 PCB电容 经验 值取 3 pF左右，在产品调试阶段做针对性调整。 3：设计阶段样机的频率需要调整。尽可能保 证输出和输入信号都是近似理想的正弦波为目 标。保证输出频率稳定。 晶振电路设计注意事项 4：晶振的温度特性非常重要。频率调整需要 给晶振温升漂移预留足够空间。 5：尽可能靠近芯片布局，尽可能减小回路面 积，避免被干扰。 6：晶体布局要尽量远离热源。（主芯片很热 可以适当远离主芯片，）要考虑晶体的散热问 题（如结合结构设计，注意气流方向，尽量避 开布局在热源气流方向下游区域）。 7：从理论分析，很明显晶体的负载电容布局 以串联的形式（电容接地脚接在一起）连接效 果应该最好。 案例一：可靠性测试时出现丢包问题 ? 某产品在测试高低温循环式出现丢包。 ? 问题分析：恒温测试（高温和低温测试）正常。 丢包的现象出现在温度变化时。 ? 经定位发现故障品的晶体在温度变化时，其阻抗 存在跳变或飘逸超出芯片要求的范围，都会导致 电路系统工作异常。 ? 相似案例：在高温（ 60度环境）测试时，产品出 现死机现象，部分晶振出停振。 ? 结论 : 晶体是产品的心脏，一定要选择合格的供 应商和产品。 案例二：敲击丢包 ? 该问题是在某产品调测时无意中发现的；产品在 工作时，若敲击