PLD硬件特性与编程技术40301166.ppt

湖北大学计算机科学与技术 同步装载 清零逻辑 寄 存 器 两个 2 输入 LUT ( 进位 ) 寄存器 控制信号 寄存器链 输入 Data1 Data2 Data3 行、列和 直连线布线 局部布线 两个 2 输入 LUT ( 和 ) 寄存器链 输出 addnsub 进位输出 逻辑 进位输入 逻辑 LAB 进位输入 进位输入 0 进位输入 1 进位输出 1 进位输出 0 2.4.2 Cyclone 系列器件的结构与原理 图 2-28 Cyclone LE 动态算术模式 湖北大学计算机科学与技术 2.4.2 Cyclone 系列器件的结构与原理 LE1 LE2 LE3 LE4 LE5 LE6 LE7 LE8 LE10 LE9 4 4 4 4 4 4 4 4 4 4 控制信号 局 部 互 连 LAB 输入信号 LUT 链 和 寄存器链 LE 反馈信号连线 图 2-29 Cyclone LAB 结构 湖北大学计算机科学与技术 2.4.2 Cyclone 系列器件的结构与原理 图 2-30 LAB 阵列 湖北大学计算机科学与技术 2.4.2 Cyclone 系列器件的结构与原理 图 2-31LAB 控制信号生成的逻辑图 CLR2 CLR1 ASYNCLOAD /LABPRE SYNCLOAD CLK1 CLKENA1 LAB 行 Clock 至每个寄存器 / 6 CLK2 CLKENA2 SYNCCLR ADDNSUB 局部互连 局部互连 局部互连 局部互连 局部互连 局部互连 湖北大学计算机科学与技术 2.4.2 Cyclone 系列器件的结构与原理 图 2-32 快速进位选择链 和 1 和 2 和 3 和 4 A2 A3 A4 LE1 和 5 A5 和 6 和 7 和 8 和 9 和 10 LAB 进位输出 A6 A7 A8 A9 A10 Le1 Le2 Le4 A1 B1 B2 B3 B4 LE4 LE2 Le3 0 1 LAB 进位输入 LE3 LE5 B5 LE6 LE7 LE8 0 1 LE9 LE10 B6 B7 B8 B9 B10 A + B + 1 A B A + B + 0 LAB 进位输入 1 0 进位输入 0 进位输出 0 A + B + 1 A + B + 0 进位输出 1 和 1 0 0 1 0 1 进位输入 1 2 输入 LUT 湖北大学计算机科学与技术 图 2-33 LUT 链和寄存器链的使用 2.4.2 Cyclone 系列器件的结构与原理 LE1 Lut D Q LE2 D Q LEs 3 - 10 LUT 链 寄存器链 Lut 2.4 FPGA 的结构与工作原理 湖北大学计算机科学与技术 EDA 技术与 VHDL 第 2 章 PLD 硬件特性与编程技术 湖北大学计算机科学与技术 2.1 PLD 概述 图 2-1 基本 PLD 器件的原理结构图 输入 缓冲 电路 与 阵 列 或 阵 列 输出 缓冲 电路 输 入 输 出 … … 湖北大学计算机科学与技术 2.1.1 PLD 的发展历程 熔丝编程的 PROM 和 PLA 器件 AMD 公 司推出 PAL 器件 GAL 器件 FPGA 器 件 EPLD 器 件 CPLD 器 件 内嵌复杂 功能模块 的 SoPC 20 世纪 70 年代 20 世纪 70 年代末 20 世纪 80 年代初 20 世纪 80 年代中期 20 世纪 80 年代末 进入 20 世纪 90 年代后 2.1 PLD 概述 湖北大学计算机科学与技术 2.1.2 PLD 的分类 可编程逻辑器件（ PLD ） 简单 PLD 复杂 PLD PROM PAL PLA GAL CPLD FPGA 图 2-2 按集成度 (PLD) 分类 2.1 PLD 概述 湖北大学计算机科学与技术 2.1.2 PLD 的分类 1 ．熔丝 (Fuse) 型器件。 2 ．反熔丝 (Anti-fuse) 型器件 。 3 ． EPROM 型。称为紫外线擦除电可编程逻辑器件 。 4 ． EEPROM 型 。 5 ． SRAM 型 。 6 ． Flash 型 。 2.1 PLD 概述 从编程工艺上划分 : 湖北大学计算机科学与技术 2.2 低密度 PLD 可编程原理 2.2.1 电路符号表示 图 2-3 常用逻辑门符号与现有国标符号的对照 湖北大学计算机科学与技术 2.2.1 电路符号表示 图 2-4 PLD 的互补缓冲器 图 2-5 PLD 的互补输入 图 2-6 PLD 中与阵列表示 图 2-7 PLD 中或阵列的表示 图 2-8 阵列线连接表示 湖北大学计算机科学与技术 2.2