高速电路与系统互连设计中信号完整性SI分析1-2.ppt

SI的四种分析、描述手段和途径 经验法则； 解析近似； 数值仿真 (有场和路两种途径)； 实际测量。 SI仿真用软件 SPICE（侧重IC的仿真程序） Mentor公司：Hyperlynx Candence公司：SigXP（SigXplorer） Ansoft: HFSS（高频结构仿真器）、SI2D Agilent公司：ADS 测量高速互连的三种主要仪器 阻抗分析仪； 矢量网络分析仪(VNA)； 时域反射仪(TDR)。 图0-15 信号线1穿过电源2、地平面3到达4。返回电流经由电源、地平面间的容性耦合，从第3层跳到第2层。 高速电路与系统互连设计中 信号完整性(SI)分析 (之1~2[0]：综述) 信号完整性(SI)可以泛指由互连线引起的所有信号电压电平和电流不正常现象，包括：噪声、干扰和时序等。 狭义的信号完整性，是指信号电压(电流)波形的形状及质量,包括反射和串扰。由于物理互连造成的干扰和噪声，使得连线上信号的波形外观变差，出现了非正常形状的变形，称为信号完整性被破坏。 信号完整性问题是物理互连在高速情况下的直接结果。 图0-1 五种PCB互连线的形式 电路图给出元器件及其互连关系。而同一个网络，电属性相同，其互连拓扑关系可能如下： 点到点 远端簇 菊花链 图0-2 单个网络的各种互连拓扑情况 物理互连的电阻、电容、电感和传输线效应影响了系统性能。作者Eric将后果归结为四类SI问题： 反射(reflection)； 串扰(crosstalk)； 电源噪声（同步开关SSN、地弹、轨道塌陷）； 电磁干扰(EMI)。 此种划分系一家之言！ 图0-3 四种信号完整性问题图解 图0-4 有振铃曲线是由于阻抗不匹配造成的反射现象 图0-5 实际互连的阻抗不匹配示例 图0-6 PCB 板上线条接有源端串接电阻40?(红色)、无源端串联端接电阻(蓝色)负载端不同的电压信号 图0-7 互连线的远端和近端串扰情况 图0-8 三种电源噪声和地弹情况 图0-9 PCB的EMI情况 ●有损传输线引起数据完整性(DI)问题 有损传输线引起上升边退化，从而引起符号间干扰或ISI，造成数据不完整问题。 当频率大于1GHz时，介质损耗的增长与频率成正比，而导线损耗与频率的平方根成正比(注意此处的自变量为频率)。 FR4的介质损耗对当传输10inch后，上升边将增加到100ps。 图0-10 由于有损线造成的上升边退化 同层屏蔽线 Gnd VDD Gnd 屏蔽层 衬底层(Gnd) ? 图0-11 对抗线间串扰的屏蔽措施剖面说明 图0-12 为了减小电感，实际去耦电容过孔的安装情况 去耦电容 VDD 芯片内核 Gnd 板线 键合线 图0-13 去耦电容消除地弹，仍不如芯片内去耦 图0-14 电缆外加装扼流圈防止EMI