VHDL实验报告四选一数据选择器的设计.pdfVIP

数字电路EDA设计与应 用 四选一数据选择器 乱弹的枇杷 二、实验目的  1、熟悉四选一数据选择器的工作原理。  2、进一步掌握VHDL顺序语句 并行语句的使用。  3、进一步熟悉QUARTUSⅡ软件的使用方法 VHDL输入的全 过程。 三、实验原理  在数字系统中常需要将多路数据有选择地分别传送到公共 数据线上去，完成这一功能的逻辑电路称为数据选择器。 数据选择器是一种通用性很强的中规模集成电路，它的用 途很广。  四选一数据选择器有六个输入端 （其中四个为数据输入端 ，两个为控制信号输入端） 一个输出端。其真值表如下 图所示 ：  四选一多路选择器的VHDL描述非常灵活，可以采用多种语 句来实现。本实验要求分别用VHDL顺序语句 并行语句来 实现。 四、实验内容  在本实验中，用六个拨动开关来表示四选一数据选择器四 位数据及两位控制端的输入，用一个LED来表示四选一数 据选择器的一个输出，通过拨动开关组成控制输入端sel1 sel0不同组合，观察LED与数据输入端D0,D1,D2,D3的关 系，验证四选一数据选择器设计的正确性。使用逻辑门电 路与、或、非的组合来表达4选1数据选择器，通过控制输 入的信号来控制输出的信号值。实验箱上拨动开关档位在 下方时表示其输出为低电平，反之输出市电平。其拨动开 关与FPGA管脚的连接表以及LED灯与FPGA管脚连接表如下 两图所示: 五、实验步骤  1、建立工程文件 1）运行QUARTUSII 软件。 2）选择软件中的菜单 FileNew Project Wizard， 新建一个工程。 3）点击NEXT进入工作目录，设定工程名 实体名。 4）点击NEXT，进入下一设定对话框， （本次实验选 用Cyclone II系列芯片EP2C35F672C8），在对话框的左上方 的 Family 下拉菜单中选取 CycloneII，在中间右边的Pin count下拉菜单中选取672，在 Speed grade 下拉菜单中选 取 8，在左下方的 Available devices 框中选取 EP2C35F672C8。点击 NEXT 完成器件的选取，进入 EDA TOOL设定界面。 5）按默认选项，点击NEXT出现新建工程以前所有的 设定信息，再点击FINISH完成新建工程的建立。 五、实验步骤  2、建立文本设计文件 1）建立另一工程 （注意不要 原来的图形设计文件工程重名） ，在创建好设计工程后，选择File--New--Device Design Files--VHDL File，点击OK按钮，打开进入文本编辑器对话框。 2）在文本编辑器中输入对应VHDL程序代码 （本次实验则需输入 四选一数据选择器的代码，注意实体名与所建工程名的实体名的一致性 ），本次实验我所用的VHDL顺序语句代码是CASE语句，其并行语句的代 码用的是条件信号赋值语句，具体代码如下图所示 ： 3）对文本文件进行编译。选择processing--compiler tool-- start或直接点快捷栏上的三角形则会出现编译器窗口。需要说明的是在 进行设计文件的综合 分析，也可以单独打开某个分析综 合过程不必进 行全编译界面。当完成上述窗口的设定后，点击 START 按钮进行设计文 件的全编译。如果文件有错，在软件的下方则会提示错误的原因 位置 ，以便于使用者进行修改直到设计文件无错。整个编译完成，软件会提 示编译成功。 五、实验步骤  3、管脚分配 1）在前面选择好一个合适的目标器件 (在这个实验中选择 为EP2C35F672C8）完成设计的分析综合过程，得到工程的数据文 件以后，需要对设计中的输入、输出引脚指定到具体的器件管脚 号码，指定管脚号码称为管脚分配或管脚锁定。这