电子设计仿真与EDA技术 2. JTAG边界扫描测试 JTAG边界扫描测试结构.docx

下载文档

9
0
约小于1千字
约 1页
2021-01-17 发布于北京
举报
版权申诉
保障服务

电子设计仿真与EDA技术 2. JTAG边界扫描测试 JTAG边界扫描测试结构.docx

1、本文档共1页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

电子设计仿真与EDA技术电子设计仿真与EDA技术 JTAG边界扫描测试结构 1986年开始，IC领域的专家成立了“联合测试行动组“（Joint Test Action Group, JTAG），并制定出了IEEE1149.1边界扫描测试（Boundary Scan Test, BET）技术规范。边界扫描测试技术提供了有效的测试高密度引线器件的能力。图1是边界扫描测试结构示意图，由图可见，这种测试方法提供了一个串行扫描路径，它能捕获器件核心逻辑内容，也可以测试遵守JTAG规范的器件之间的引脚连接情况，而且可以在器件正常工作时捕获功能数据。测试数据从左边的一个边界扫描单元串行移入，捕获的数据从右边的一个边界扫描单元串行移出，然后同标准数据进行比较，就能够知道芯片性能的好坏。图1JTAG边界扫描测试结构