数字逻辑电路综合练习题.docVIP

数字逻辑电路综合练习题 一：选择填空题 1、下列四个数中与十六进制数(63)16相等的是( B ) A. (100)10 B. 2 C. 8421BCD D. (100100011)8 2、十进制数118对应的2进制数为( D ) A. (1010110)2 B. (1111000)2 C. (1110111)2 D. (1110110)2 3、下列等式不成立的是( C ) A. A+B=A+B B. A+AB=A C. AB+C+BC=AB+BC D. A++AB+B=1 4、以下说法中，______是正确的。( A ) A. 一个逻辑函数全部最小项之和恒等于1 B. 一个逻辑函数全部最小项之和恒等于0 C. 一个逻辑函数全部最小项之积恒等于1 D. 一个逻辑函数中任意两个不同的最小项之积恒等于1 5、将TTL与非门作非门使用，则多余输入端应做___ ___处理。( A ) A.全部接高电平 B.部分接高电平，部分接地 C.全部接地 D.部分接地，部分悬空 6、下列电路中，不属于组合逻辑电路的是( C ) A.编码器 B.全加器 C.寄存器 D.译码器 7、由或非门构成的同步RS触发器，输入S、R的约束条件是( D ) A.SR=0 B.SR=1 C.S+R=0 D.S+R=1 8、T触发器，在T=1时，加上时钟脉冲，则触发器( D ) A.保持原态 B.置0 C.置1 D.翻转 9、工作中既可以读出信息，又可写入信息的存储器称为( B ) A.ROM B.RAM C.PLA D.EPROM 10、一个四位串行数据，输入四位移位寄存器，时钟脉冲频率为1kHz，经过______可转换为4位并行数据输出。( B ) A.8ms B.4ms C.8μs D.4μs 11、当TTL与非门的输入端悬空时相当于输入为( B ) A.逻辑0 B.逻辑1 C.不确定 D.0.5V 12、F=A（+B）+B（B+C+D）=( A ) A.B B.A+B C.1 D.C 13、一个8选一数据选择器的数据输入端有_______个。( C ) A.1 B.2 C.8 D.4 14、.同步时序电路和异步时序电路比较，其差异在于后者( B ) A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 15.多谐振荡器可产生( B ) A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波 16、欲使D触发器按Qn+1=工作，应使输入D=( D ) A.0 B.1 C.Q D. 17、为了将正弦信号转换成与之频率相同的脉冲信号，可采用( D ) A.多谐振荡器 B.移位寄存器 C.单稳态触发器 D.施密特触发器 18、下列触发器中，克服了空翻现象的有( A ) A.T触发器 B.主从RS触发器 C.同步RS触发器 D.基本RS触发器 19、［10101］2转换为十进制数是(　C　) A.11 B.15 C.21 D.25 20、不是最小项ABCD逻辑相邻的最小项是(　C　) A.BCD B.ACD C.BD D.ABD 21、如果逻辑函数F(A,B,C)=ΠM(2,3,6)，则F(A,B,C)=( B ) A.∑m(2,3,6) B.∑m(0,1,4,5,7) C.∑m(1,4,5) D.∑m(0,2,3,6,7) 22、决定一件事情的各个条件全部具备时这件事情才会发生，这种因果关系是( A ) A.与 B.或 C.与非 D.或非 23、.用8-3线编码器扩展成16-4线需要的数量是(　B　) A.1片 B.2片 C.3片 D.4片 24、全加器的输入全为“1”时，和数输出端输出是(　B　) A. 0 B. 1 C. 10 D. 11 25、要使D触发器输出保持“0”可以设定(　A　) A.D=0 B.D=1 C.D= D.D=Q 26、基本寄存器工作时数据只能(　A　) A.并入并出 B.串入串出 C.并入串出 D.串入并出 27、555定时器构成施密特触发器，外加控制（第5脚）输入为VM时回差是( B ) A.VM B.VM C. VM D.VM 二、填空 28、基本逻辑运算有 与 、或、非3种。 29、主从型JK触发器J、K端输入信号具有 一次性输入有效 的特点。 30、迪·摩根定理之一是=_ _____。 31、二进制译码器的输出端提供了输入变量的 一个乘积项（与项） 。 32、能将1个数据根据需要传送到多个端口之一的电路称为 数据分配器 。 33、已知逻辑函数Y=A+，其反函数F= 。 34、三态逻辑