数字电子技术基础课后答案.docVIP

第一章 逻辑代数基础 １。1 、用布尔代数得基本公式与规则证明下列等式。 １.2 、求下列函数得反函数。 1。３　、写出下列函数得对偶式。 1、４　、证明函数 Ｆ 为自对偶函数、 1。5 、用公式将下列函数化简为最简　“与或”式、 １。6 、逻辑函数、若　A　、 Ｂ 、 Ｃ　、　D 、得输入波形如图所示,画出逻辑函数 F　得波形。 1.7 、逻辑函数 F 1 、 F 2 、 F 3　得逻辑图如图 2　— 35 所示,证明 F １ ＝F　2 =Ｆ ３ 。 １。8 、给出“与非”门、“或非”门及“异或门逻辑符号如图 2　- 36 ( a )所示,若 Ａ 、 Ｂ 得波形如图　2 — 36 ( ｂ ),画出 F　1 、 F　2　、 F　3 波形图。 １、9 、用卡诺图将下列函数化为最简“与或”式。 １、10 、将下列具有无关最小项得函数化为最简“与或”式;　 1、1１ 、用卡诺图将下列函数化为最简“与或”式; 1、12 用卡诺图化简下列带有约束条件得逻辑函数 １、１３ 、用最少得“与非”门画出下列多输出逻辑函数得逻辑图。 第二章 门电路 　 2.1　由 TＴL 门组成得电路如图 ２。１ 所示,已知它们得输入短路电流为 Ｉ is ＝１.6mＡ ,高电平输入漏电流 I ｉH　= 40。试问:当 A＝B=1　时,　G　1　得 灌 电流(拉,灌)为 3。２mＡ ; A=0 时,　G １　得 拉 电流(拉,灌)为１２0。 2、2 图 2、2　中示出了某门电路得特性曲线,试据此确定它得下列参数:输出高电平　U　OＨ =　3V ;输出低电平　Ｕ ＯL = 0。3V ;输入短路电流 I ｉS ＝　1。4mA ;高电平输入漏电流 I iH　=　0。02ｍＡ ;阈值电平 Ｕ　T = １、5V ;开门电平 U ON = 1、5V　;关门电平 U OFF ＝　1、5V　;低电平噪声容限 U ＮＬ ＝　1.2Ｖ　;高电平噪声容限 U NH = １.5V ;最大灌电流　Ｉ　OLmax　= 15mA　;扇出系数 N= １0　.　 2.3　TTL 门电路输入端悬空时,应视为 高电平 ;(高电平,低电平,不定)此时如用万用表测量其电压,读数约为 1.4V ( 3。6V , 0V ,　１.4V　)、 2。4 CT74 、 CT74Ｈ 、 ＣT７4S 、 ＣT74LS 四个系列得 TTL　集成电路,其中功耗最小得为　CT７4LS ;速度最快得为 ＣT７4S ;综合性能指标最好得为 CT74LS 。　 2.5 CMOＳ 门电路得特点:静态功耗 极低　(很大,极低);而动态功耗随着工作频率得提高而　增加 (增加,减小,不变);输入电阻 很大 ( 很大,很小);噪声容限 高 (高,低,等)于 TＴL 门。 2。６ 集电极开路门(　OC 门)在使用时须在 输出与电源　之间接一电阻(输出与地,输出与输入,输出与电源)。 2.７ 若　G 2　得悬空得输入端接至 0.3Ｖ　,结果如下表 2。９ 输入悬空时为高电平, Ｍ= “　0 ”　, Ｖ Ｍ =０、２V ,　三态门输出为高阻, M　点电位由后面“与或非”门得输入状态决定,后面与门中有一输入为 0 ,所以　V M =０V 。 2、1０　 ? 2、１１　上图中门　1　得输出端断了,门　2　、 ３ 、　4 为高电平输入,此时 V　Ｍ =１、6Ｖ 左右、 2.1２　不能正常工作,因为　不能同时有效,即不能同时为低电平。 2、１3　图为由　TTL “与非”门组成得电路,输入 A　、　B 得波形如图所示,试画出 V 0 得波形。 ２.14 图中门 1　、　2　、　3 均为　TTL 门电路,平均延迟时间为　２0ns　,画出　V Ｏ 得波形、 2--8　 1 、 Y 1 ＝ＡBＣＤE Y 2　＝A+Ｂ+C+Ｄ+E　 ２ 、该扩展方法不适用于　TTL 门电路。对与门而言,当扩展端　C=０.３Ｖ　时,其输入电压约为　１Ｖ ,已大于 U iLmａx (0.8Ｖ)　;对或门而言,当扩展端　C=U　OHmｉn =2。4Ｖ　时,其输入电压约为 1、７Ｖ ,已小于 U iHｍin (2V) ; 2—－９ 2－-10　乙得说法正确,因为该点得电压有可能就是变化得,此时万用表测得得就是电压得平均值,　1、８V 得读数完全正常。 3、６　结果如下表:　 ３。7 １。　真值表 : 3。 表达式: F　2　=M , 3、8　1 、真值表 ３。9 3。11 3.12 把 ＢCＤ　8421 码 转换为 BCD ５421 码 ,前五个数码不需改变,后五个数码加 3 、据此可得加数低两位得卡诺图,所以 3。14 1 、 2 、用八选一数据选择器与门电路实现。 ３。15 用　8 选　1　数据选择器实现下列函数: 第四章 触发器与定时