16×16位移位相加乘法器设计..docx

本科学生毕业论文 论文题目： 16X 16位移位相加乘法器设计 学 院： 电子工程学院 年 级： 2009 级 专 业： 集成电路设计与集成系统 姓 名： 于昊 学 号:指导教师： 曹贝 2012 年6月13日 摘要 随着集成电路设计技术的不断进步，乘法器的芯片设计实现的研究与应用越来越广 泛，对乘法器进行ASIC芯片设计，具有设计实现过程简单、所用到的 EDA工具完善 而且成熟、硬件开销小、易于在 VLSI电路或系统级芯片中集成。通常，数字电路设计 的流程对于芯片的实现而言，需要RTL级的HDL描述，并要对各层次的设计进行功能 仿真验证，在验证电路能按预期设计功能工作后，即可对RTL级的HDL描述进行综合、 优化，形成门级网表。整个设计流程可称为数字电路的前端设计。本课题基于移位相加 算法的研究，设计16位移位相加乘法器，并在功能仿真通过后，将所设计的Verilog RTL 级代码进行综合，采用Synopsys公司Design Compiler EDA工具进行电路综合，获得 16位移位相加乘法器的门级网表与电路实现。 关键词 数字电路设计；移位相加乘法器；综合； Abstract Abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract abstract.英文摘要内容必须与中文摘要完全对应。 英文摘要采用Times New Roman小四 号字书写，毕业论文、毕业设计行与行之间、段落和层次标题以及各段落之间均为 1.5 倍行距。） Key words Key words;key words; key words（英文关键词内容必须与中文关键词完全对应。英文 关键词采用Times New Roman小四号字书写，毕业论文、毕业设计行与行之间、段落 和层次标题以及各段落之间均为1.5倍行距。关键词与关键词之间用“；”隔开） 目录 TOC \o "1-5" \h \z \o "Current Document" 摘要 1 \o "Current Document" Abstract 2 \o "Current Document" 第一章乘法器研究的背景与意义 4 \o "Current Document" 1.1乘法器的发展现状 4 \o "Current Document" 1.1.1国内乘法器现状 5 \o "Current Document" 国外乘法器现状 5 \o "Current Document" 1.2乘法器概述 5 \o "Current Document" 1.3乘运算 6 \o "Current Document" 1.4乘法器结构 7 \o "Current Document" 1.5 乘法器端口定义 8 \o "Current Document" 第二章移位相加乘法器设计的基本原理 8 \o "Current Document" . 1移位相加算法 9 \o "Current Document" 2.1. 2乘法器设计原理 10 \o "Current Document" 2.2移位相加乘法器原理 10 \o "Current Document" 第三章16 X16位移位相加乘法器设计与仿真 12 \o "Current Document" 16位移位相加乘法器的设计 12 16位移位相加乘法器 Verilog 文件设计 12 16 X16位移位相加乘法器 Modelsim仿真 14 \o "Current Document" 16 X16位移位相加乘法器经典数组运算结果 15 \o "Current Document" 16 X16位移位相加乘法器一般情况运算结果 17 \o "Current Document" 第四章16 X16位移位相加乘法器 Verilog设计综合 18 \o "Current Document" RTL级概念 18 \o "Current Document" RTL级综合结果与分析 20 \o "Current Document" 1