科生计算机组成原理题库期末试卷18及答案.docx

精品文档 精品文档 PAGE PAGE8 精品文档 PAGE 本科生期末试卷十八 一、 选择题（每小题1分，共10分） 1．下列数中最小的数是______。 A.（100101）2 B.（50）8 C.（100010）BCD D.（625）16 2．______表示法主要用于表示浮点数中的阶码。 A.原码 B.补码 C.反码 D.移码 3．[X]补=1.X1X2X3X4，当满足______时，X>-1/2 成立。 A.X=1，X~X 至少有一个为 1 B.X=1，X 2 ~X 任意 1 2 4 1 4 C.X =0，X~X 至少有一个为 1 D.X=0，X 2 ~X 任意 1 2 4 1 4 4．主存储器是计算机系统中的记忆设备，它主要用来 ______。 A.存放数据 B.存放程序 C.存放微程序 D.存放数据和程序 5．以下四种类型指令中，执行时间最长的是 ______。 A.RR型指令 B.RS型指令 C.SS型指令 D.程序控制指令 6．单地址指令为了完成两个数的算术运算，除地址指明的一个操作数外，另一个操作 数常采用______寻址方式。 A.堆栈 B.立即 C.隐含 D.间接 7．在以下描述的流水 CPU基本概念中，正确的表述是 A.流水CPU是以空间并行性为原理构造的处理器 B.流水CPU一定是RISC机器 C.流水CPU一定是多媒体 CPU D.流水CPU是以时间并行性为原理构造的处理器 8．在以下描述 PCI总线的基本概念中，正确的表述是 A.PCI总线是一个与处理器无关的高速外围总线 B.PCI总线的基本传输机制是猝发式传送 C.PCI设备一定是主设备  ______。 ______。 D.系统中只允许有一条 PCI总线 9．下述I/O控制方式中，______主要由程序实现。 A.PPU方式 B.中断方式 C.DMA方式 D.通道方式 串行I/O标准接口IEEE1394的高速特性适合于新型高速硬盘和多媒体数据传送它的数据传送率可以是。 A.100兆位/秒 B.200兆位/秒 C.400兆位/秒 D.300兆位/秒 二、  填空题（每小题  3分，共  15分） 1．Cache  是一种  A______存储器，是为了解决  CPU和B______之间  C______上不匹配而 采用的一项重要硬件技术。 2．当今的CPU芯片除了包括定点运算器、操作控制器外，还包括 A______、B______运 算器和C______管理部件。 3．按照总线仲裁电路的 A______不同，总线仲裁有 B______仲裁和C______仲裁两种方 式。 4．DMA和CPU分时使用内存的三种方式是： A______，B______，C______。 5．中断处理需要有中断 A______，中断B______产生，中断 C______等硬件支持。 三、（9  分）设机器字长  16位，定点表示，尾数  15位，数符  1位，问： 1）定点原码整数表示时，最大正数是多少？最小负数是多少？ 2）定点原码小数表示时，最大正数是多少？最小负数是多少？ 四、（9分）某加法器进位链信号为 C4、C3、C2、、C1，最低位来的进位信号为 C0.请分别 按下述两种方式写出 C4、C3、C2、、C1的逻辑表达式，（1）串行进位方式 （2）并行进位方式 五、（10分）某机器中，已知配有一个地址空间为 (0000—1FFF)16的ROM区域，现在用 一个SRAM芯片（8K×8位）形成一个 16K×16位的ROM区域，起始地址为（ 2000）16 。假 设SRAM芯片有CS和WE控制端，CPU地址总线 A15——A0 ，数据总线为 D15——D0，控制 信号为R/W（读/写），MREQ（当存储器读或写时，该信号指示地址总线上的地址是有效的）。要求： （1） 满足已知条件的存储器，画出地址译码方案。 （2）画出ROM与RAM同CPU连接图。 六、（9分）在流水CPU中，将一条指令从取指到执行结束的任务分割为一系列子任务， 并使各子任务在流水线的各个过程段并发地执行，从而使流水CPU具有更强大的数据吞吐能力。请用时空图法证明这个结论的正确性。 七、（9分）画出PCI总线结构框图，并说明“桥”的功能。 八、（10分）图B18.1所示的系统采用多级优先中断结构，它要求 CPU在执行完当前指 令时转而对中断请求进行服务。设备A连接于最高优先级，设备B次之，设备C又次之。IRQ 为中断请求信号， INT为CPU发出的中断响应信号。 现假设：T DC 为硬件中断周期时间；T ，T ，T分别为设备 A，B，C的服务程序执行 A B C 时间；TS，TR为保存现场和恢复现场所需时间。 请问：这种中断结构在什么情况下达到中断饱和？ 主存 CPU I