模拟试题与答案二.doc

  1. 1、本文档共8页,可阅读全部内容。
  2. 2、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。
  3. 3、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
  4. 文档侵权举报电话:400-050-0739(电话支持时间:9:00-19:00)。
PAGE 1 仅供参考 ?计算机组成原理?本科生期末试卷 二 选择题 我国在______年研制成功了第一台电子数字计算机,第一台晶体管数字计算机于______年完成。 A 1946, 1958 B 1950, 1968 C 1958,1961 D 1959, 1965 定点16位字长的字,采用2的补码形式表示时,一个字所能表示的整数范围______。 A - 215 — +〔215 – 1〕 B -〔215 – 1〕— +〔215 – 1〕 C -〔215 + 1〕— +215 D -215 — +215 定点计算机用来进行_______。 A 十进制数加法运算 ; B 定点数运算 ; C 浮点数运算 ; D 既进行定点数运算也进行浮点数运算; 某DRAM芯片,其存储容量为512K×8位,该芯片的地址线和数据线数目为______。 A 8, 512 B 512, 8 C 18, 8 D 19, 8 双端口存储器所以能高速进行读 / 写,是因为采用______。 A 高速芯片 B 两套相互独立的读写电路 C 流水技术 D 新型器件 二地址指令中,操作数的物理位置可安排在______。 A 栈顶和次栈顶 B 两个主存单元 C 一个主存单元和一个存放器 D 两个存放器 7. 描述流水CPU根本概念不正确的句子是______。 A.流水CPU是以空间并行性为原理构造的处理器 B.流水CPU一定是RISC机器 C.流水CPU一定是多媒体CPU D.流水CPU是一种非常经济而实用的时间并行技术 8.描述Future bus+总线中根本概念不正确的句子是______。 A Future bus+ 总线是一个高性能的同步总线标准 ; B 根本上是一个异步数据定时协议 ; C 它是一个与结构、处理器、技术有关的开发标准 ; D 数据线的规模在32位、64位、128位、256位中动态可变 ; 9.CD—ROM光盘是______型光盘,可用做计算机的______存储器和数字化多媒体设备。 A 重写, 内 B 只读, 外 C 一次, 外 D 屡次, 内 10.CRAY X-MP向量处理机采用了______个CPU。 A. 1 B. 4 C. 8 1.对存储器的要求是A.______,B.______,C.______。为了解决这方面的矛盾,计算机采用多级存储体系结构。 2.指令系统是表征一台计算机A.______的重要因素,它的B.______和C.______不仅直接影响到机器的硬件结构而且也影响到系统软件。 3.CPU中至少有如下六类存放器A.______存放器,B.______计数器,C.______存放器,通用存放器,状态条件存放器,缓冲存放器。 4.VESA标准是一个可扩展的标准,它除兼容传统的A.______等显示方式外,还支持B.______ 象素光栅,每像素点C.______颜色深度。 5.中断处理要求有中断A.______,中断B.______产生,中断C.______等硬件支持。 6. 向量处理机属于A______级并行的机器,它能较好的发挥B______技术的特性,新型向量处理机采用了C______的体系结构。 三.假设由S,E,M三个域组成的一个32位二进制字所表示的非零规格化浮点数x,其中M=23位,E=8位,S=1位,其值表示为 : x = 〔 -1 〕S ×〔 1.M 〕× 2E – 128 问:其所表示的规格化的最大正数、 最小正数、 最大负数、 最小负数是多少? 四. cache / 主存系统效率为85% ,平均访问时间为60ns,cache 比主存快4倍,求主存储器周期是多少?cache命中率是多少? 五.某计算机的数据通路如图2所示,其中M—主存, MBR—主存数据存放器, MAR—主存地址存放器, R0-R3—通用存放器, IR—指令存放器, PC—程序计数器〔具有自增能力〕, C、D--暂存器, ALU—算术逻辑单元〔此处做加法器看待〕, 移位器—左移、右移、直通传送。所有双向箭头表示信息可以双向传送。 请按数据通路图画出“ADD〔R1〕,〔R2〕+〞指令的指令周期流程图。该指令的含义是两个数进行求和操作。其中源操作地址在存放器R1中,目的操作数寻址方式为自增型存放器间接寻址〔先取地址后加1〕。 图 2 六.如果在一个CPU周期中要产生3个脉冲 T1 = 200ns ,T2 = 400ns ,T3

文档评论(0)

134****2221
该用户很懒,什么也没介绍

相关文档

相关课程推荐