五、基于ARM的嵌入式系统硬件结构设计.pptx

嵌入式系统设计与实例开发——基于32位微处理器与实时操作系统第七讲 基于ARM的硬件系统结构设计本节提要1基于ARM的硬件系统体系结构存储器接口设计23I/O接口设计4人机交互接口设计5网络接口设计6其它通讯接口设计S3C44B0/ S3C2410时钟电源管理S3C44B0的电源管理有五种模式：正常模式，低速模式，空闲模式，停止模式和LCD的SL空闲模式。 S3C2410的电源管理模块有四种活动模式：正常模式，低速模式，休眠模式和断电模式。 S3C44B0/ S3C2410时钟管理 1．时钟结构：S3C44B0的时钟发生器模块 2．时钟源的选择：控制模式引脚（OM3和OM2）与S3C44B0/S3C2410时钟源选择的结合关系如表9-18所示。OM[3:2]状态通过查阅OM3和OM2引脚在nRESET上升沿时的值内部锁存的。3．PLL（锁相环）内置时钟发生器的S3C44B0 PLL/ S3C2410MPLL是一个以频率与相位输入信号的基准的同步输出信号的电路。 4．上电复位：晶振开始振荡数毫秒后，当S3C44B0OSC（S3C2410: XTlpll）时钟稳定后nRESET得到释放，PLL开始根据默认的PLL配置进行运作。PLL在上电复位后变得不稳定，所以Fin代替Fpllo（S3C2410: Mpll）在S/W（S3C2410: 软件）更新PLLCON的配置前直接反馈到Fout。用户在复位后想使用PLLCON寄存器的默认值，也需要通过S/W（S3C2410: 软件）写入相同的值给PLLCON寄存器。 上电复位时钟锁定 在正常模式下的操作，如果用户希望通过写PMS值的方法改变频率，PLL锁定时间会自动写入。在锁定时间里，时钟不支持内部模块。 S3C44B0/ S3C2410电源管理S3C44B0/ S3C2410电源管理模块通过控制系统时钟，实现减少系统的电源功耗。S3C44B0的方法与PLL，时钟控制逻辑，外设时钟控制以及唤醒信号相关。 S3C44B0 电源管理状态机本节提要1基于ARM的硬件系统体系结构存储器接口设计23I/O接口设计人机交互接口设计45网络接口设计6其它通讯接口设计S3C44B0/ S3C2410存储控制器存储器是嵌入式系统的重要组成部分，在嵌入式开发中，扩展存储器是重要的一步。S3C44B0和S3C2410的存储器控制器提供访问外部存储器所需要的存储器控制信号，便于扩展外部存储器。S3C44B0的存储器配置Bank6/Bank7地址分布ROM接口 4片8位ROM存储器接口 16位ROM存储器接口SDRAM接口单片16位SDRAM存储器接口 与2片16M的SDRAM的连接方法S3C44B0/S3C2410存储器接口NAND和NOR——性能比较NOR和NAND是现在市场上两种主要的非易失闪存技术NOR的读速度比NAND稍快一些NAND的写入速度比NOR快很多NAND的擦除速度远比NOR的快大多数写入操作需要先进行擦除操作NAND的擦除单元更小，相应的擦除电路更少接口差别NOR flash带有SRAM接口，线性寻址，可以很容易地存取其内部的每一个字节NAND flash使用复用接口和控制IO多次寻址存取数据NAND读和写操作采用512字节的块，这一点有点像硬盘管理，此类操作易于取代硬盘等类似的块设备容量和成本NAND flash生产过程更为简单，成本低常见的NOR flash为128KB～16MB，而NANDflash通常有8～128MBNOR主要应用在代码存储介质中，NAND适合于数据存储NAND在CompactFlash、Secure Digital、PC Cards和MMC存储卡市场上所占份额最大可靠性和耐用性在NAND中每块的最大擦写次数是100万次，而NOR的擦写次数是10万次位交换的问题NAND flash中更突出，需要ECC纠错NAND flash中坏块随机分布，需要通过软件标定——产品量产的问题嵌入式系统中应用RAM的情况本节提要1基于ARM的硬件系统体系结构存储器接口设计23I/O系统设计人机交互接口设计45网络接口设计6其它通讯接口设计I/O子系统的层次模型I/O子系统：I/O设备、相关的设备驱动程序和I/O子系统组成嵌入式I/O子系统。I/O子系统的目标是对RTOS和应用程序员隐藏设备特定的信息，并且对系统的外围I/O设备提供一个统一的访问方法。从不同角度看I/O系统从系统软件开发者角度看，I/O操作意味着与设备的通信、对设备编程初始化和请示执行设备与系统之间的实际数据传输以及操作完成后通知请求者。系统软件工程师必须理解设备的物理特性，如寄存器的定义和设备的访问方法。从RTOS的角度看，I/O操作意味着对I/O请求定位正确的设备，对设备定位正确的设备驱动程序，并解决对设备驱动程序的请求。