当下时点的封测行业投资机会.docxVIP

每当半导体景气周期来临时，供给周期都会遵循“设备先行、制造接力、材料 缺货”的传导规律，我们认为封测作为半导体制造的下游环节，目前仍有较大上行空间。本文将从行业发展趋势、公司经营情况、估值水平，探讨封测环节的投资机会。 1、 行业层面：国内封装规模增速高于全球，先进封装未来增速较高 、 封装规模：受益于半导体产业向大陆转移，国内封测市场增速高于全球 封测分为封装环节和测试环节，根据 Gartner 统计，封装环节价值占封测比例约为 80%-85%，测试环节价值占比约 15%-20%。 全球封测市场规模稳定增长，国内封测市场增速高于全球。据 Yole 数据，全球封测市场规模保持平稳增长，2020 年达 594 亿美元，同比+5.3%。受益于半导体产业向大陆转移，国内封测市场高速发展，增速显著高于全球，据中国半导体行业协会数据，2020 年国内封测行业市场规模达 2510 亿元，同比+6.8%，2016 年至 2020年 CAGR 约 12.5%。 图1：2020 年全球封测行业市场规模预计同比+5.3% 图2：2020 年中国封测规模达 2510 亿元，同比+6.8% 700 600 500 400 300 200 100 201520142013201220110 2015 2014 2013 2012 2011  全球封测规模（亿美元） YOY  525533 525 533 560 564 594 455 474 498 509 510 5% 4% 3% 2% 1% 0% -1% -2% -3% 2020E-4% 2020E  3000 2500 2000 1500 1000 500 20190 2019  中国封测市场规模（亿元） YOY  24% 24% 24% 24% 2194 189021% 2350 2510 1564 1239 1384 16% 1000 12% 13% 649 806 7% 25% 20% 15% 10% 7% 5% 0% 201820172016 2018 2017 2016 数据来源：Yole、研究所 数据来源：中国半导体行业协会、研究所 、 芯片发展进入后摩尔时代，先进封装已成为提升电子系统级性能的关键环节 后摩尔定律是根据摩尔定律提出的，摩尔定律是英特尔创始人之一戈登·摩尔的经验之谈，其核心内容为：集成电路上可以容纳的晶体管数目在大约每经过 18 个月便会增加一倍。换言之，处理器的性能每隔两年翻一倍。 图3：摩尔定律：集成电路上可以容纳的晶体管数目约每 18 个月便会增加一倍 资料来源：TEL 然而近些年，随着芯片工艺不断演进，硅的工艺发展趋近于其物理瓶颈，晶体管再变小变得愈加困难： 一方面，技术难度迅速加大。在 2011 年以前，传统晶体管结构都是平面的，传统平面晶体管结构随着制程升级漏电等缺陷越发明显，因此英特尔自 22nm，三星和台积电分别从 14nm 和 16nm 制程节点时期引入 FinFET（鳍式场效应晶体管）技术，一直沿用到目前最先进的 5nm 制程。然而再往下的制程时，FinFET 技术也遇到了瓶颈，晶圆厂将使用 GAAFET（Gate-All-Around，闸极环绕场效应晶体管）等新技术， GAAFET 是更加立体和复杂的 3D 晶体管，因此难度更高。同时由于“一代设备，一代工艺”，对于决定制程突破关键的上游设备厂商来说，难度也进一步加大，以光刻机为例，ASML 是全球唯一有能力制造 EUV 光刻机的厂商，而面向 3nm 及更先 进的工艺，晶圆厂将需要一种称为高数值孔径（high-NA）EUV 的新技术，据 ASML 年报披露，正在研发的下一代采用 high-NA 技术光刻机要等到 2024 年才能量产。 另一方面，由于随着技术节点的不断缩小，集成电路制造设备的资本投入越来越高，仅有少数几家晶圆龙头有能力继续往先进制程突破。制程越先进，生产技术与制造工序越复杂，制造成本呈指数级上升趋势。例如当技术节点向 5nm 甚至更小的方向升级时，普通光刻机受其波长的限制，其精度已无法满足工艺要求，需要采用昂贵的EUV 光刻机，1 台 EUV 价格约 14 亿元。或者采用多重模板工艺，重复多次薄膜沉积和刻蚀工序以实现更小的线宽，使得薄膜沉积和刻蚀次数显著增加，意味着需要更多的光刻机、刻蚀和薄膜沉积等设备。以 5nm 节点为例，设备支出高达 31 亿美元，是 14nm 纳米的 2 倍以上，28nm 的 4 倍左右。 图4：随着技术节点升级，集成电路制造的设备投入呈大幅上升的趋势 每5万片晶圆产能的设备投资（百万美元） 21,49515,55711,4208,4492,134 21,495 15,557 11,420 8,449 2,134 2,504