基于VHDL的CRC编解码设计.doc

  1. 1、本文档共36页,其中可免费阅读11页,需付费100金币后方可阅读剩余内容。
  2. 2、本文档内容版权归属内容提供方,所产生的收益全部归内容提供方所有。如果您对本文有版权争议,可选择认领,认领后既往收益都归您。
  3. 3、本文档由用户上传,本站不保证质量和数量令人满意,可能有诸多瑕疵,付费之前,请仔细先通过免费阅读内容等途径辨别内容交易风险。如存在严重挂羊头卖狗肉之情形,可联系本站下载客服投诉处理。
  4. 4、文档侵权举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
PAGE II - PAGE I - 摘 要 循环冗余校验码是一种广泛应用检错编码,本设计以Max Plus II为开发平台利用VHDL语言完成了CRC编解码设计。设计采用了模块化的方法,给出了CRC编解码的结构框图和部分仿真结果,结果表明该系统的设计方案正确。 关键词:VHDL;循环冗余校验(CRC);检错 ABSTRACT Cyclic redundancy check code is a widely used error detection code, the design of the Max Plus II development platform for the comp

文档评论(0)

如果.可以. + 关注
官方认证
内容提供者

坚持分享有价值的资源!

认证主体汉中恒朱网络技术有限公司
IP属地陕西
统一社会信用代码/组织机构代码
91610726MA6YWAFG7U

1亿VIP精品文档

相关文档