安徽计算机组成与工作原理电子教案第3章（2）.pptVIP

图3-16 位结构、双译码方式RAM 3．主存容量的扩展 由于存储芯片的容量有限的，主存储器往往要由一定数量的芯片构成的。 要组成一个主存，首先要考虑选片的问题，然后就是如何把芯片连接起来的问题。根据存储器所要求的容量和选定的存储芯片的容量，就可以计算出总的芯片数，即 总片数＝ 将多片组合起来常采用位扩展法、字扩展法、字和位同时扩展法。 ⑴ 位扩展 位扩展是指只在位数方向扩展（加大字长），而芯片的字数和存储器的字数是一致的。位扩展的连接方式是将各存储芯片的地址线、片选线和读写线相应地并联起来，而将各芯片的数据线单独列出。 如用64K×1的SRAM芯片组成64K×8的存储器，所需芯片数为： =8片 CPU将提供16根地址线（216=65536）、8根数据线与存储器相连；而存储芯片仅有16根地址线、1根数据线。具体的连接方法是：8个芯片的地址线A15～A0分别连在一起，各芯片的片选信号 以及读写控制信号 也都分别连到一起，只有数据线D7～D0各自独立，每片代表一位。 当CPU访问该存储器时，其发出的地址和控制信号同时传给8个芯片，选中每个芯片的同一单元，相应单元的内容被同时读至数据总线的各位，或将数据总线上的内容分别同时写入相应单元。如下图3-17所示 图3-17 位扩展连接举例 ⑵ 字扩展 字扩展是指仅在字数方向扩展，而位数不变。字扩展将芯片的地址线、数据线、读写线并联，由片选信号来区分各个芯片。 如用16K×8的SRAM组成64K×8的存储器，所需芯片数为： =4片 CPU将提供16根地址线、8根数据线与存储器相连；而存储芯片仅有14根地址线、8根数据线。四个芯片的地址线A13～A0、数据线D7～D0及读写控制信号 都是同名信号并联在一起；高位地址线A15、A14经过一个地址译码器产生四个片选信号 ，分别选中四个芯片中的一个。 图3-18 字扩展连接举例 在同一时间内4个芯片中只能有一个芯片被选中。A15A14=00，选中第一片，A15A14=01，选中第二片，……。4个芯片的地址分配如下： 第一片最低地址0000 0000 0000 0000B 0000H 最高地址0011 1111 1111 1111B 3FFFH 第二片最低地址0100 0000 0000 0000B 4000H 最高地址0111 1111 1111 1111B 7FFFH 第三片最低地址1000 0000 0000 0000B 8000H 最高地址1011 1111 1111 1111B BFFFH 第四片最低地址1100 0000 0000 0000B C000H 最高地址1111 1111 1111 1111B FFFFH ⑶ 字和位同时扩展 当构成一个容量较大的存储器时，往往需要在字数方向和位数方向上同时扩展，这将是前两种扩展的组合，实现起来也是很容易的。 下图3-19所示为字和位同时扩展同时扩展举例，由8片16K×4的SRAM芯片构成64K×8的存储器，由于在字和位两个方向上的位数都不够，需在字和位两个方向上同时扩展。A15A14地址通过译码器产生四个片选信号，分别选中一组两个16K×4的SRAM芯片，A13~A0直接与两个芯片的同一个存储单元相连，由其一提供高4位数据，另外一个芯片提供低4位信号。 图3-19 字和位同时扩展连接举例 4．存储芯片的地址分配和片选 CPU要实现对存储单元的访问，首先要选择存储芯片，即进行片选；然后再从选中的芯片中依地址码选择出相应的存储单元，以进行数据的存取，这称为字选。片内的字选是由CPU送出的N条低位地址线完成的，地址线直接接到所有存储芯片的地址输入端（N由片内存储容量2N决定）。而存储芯片的片选信号则大多是通过高位地址译码后产生的。 片选信号的译码方法又可细分为线选法、全译码法和部分译码法。 ⑴ 线选法 线选法就是用除片内寻址外的高位地址线直接（或经反相器）分别接至各个存储芯片的片选端，当某地址线信息为“0”时，就选中与之对应的存储芯片。请注意，这些片选地址线每次寻址时只能有一位有效，不允许同时有多位有效，这样才能保证每次只选中一个芯片（或组）。 线选法的优点是不需要地址译码器，线路简单，选择芯片无须外加逻辑电路，但仅适用于连接存储芯片较少的场合。同时，线选法不能充分利用系统的存储器空间，且把地址空间分成了相互隔离的区域，给编程带来了一定的困难。 ⑵ 全译码法 全译码法将除片内寻址外的全部高位地址线都作为地址译码器的输入，译码器的输出作为各芯片的片选信号，将它们分别接到存储芯片的片选端，