自-eda四路电子抢答器设计报告 .docVIP

《EDA技术应用》 课程设计报告 专 　业： 　 　通信工程 　 　 　　 班 级： 　　 093０1 　　 　 　 姓 名:　 　 　张 虎　 　　　 　 指导教师: 　 　　 　 　 　 　 　 　 2０13年 5 月 22 日 目录 ＴOC \o 1-2 ＼h \z \u HYPＥRLＩNK \ｌ _Toｃ29７５3９35７ 一、设计任务?1 HＹPERLIＮK　三、设计内容及程序? PAGEREF _Tｏｃ2975３９361 \h ３ 　HYPＥRＬINK \ｌ _Toc2９7539362 （一）抢答鉴别及锁存模块 ＰAGEＲEF _Tｏｃ2975３9362　\h ３ HＹPERLＩNＫ (二)计分模块 ＰAGEREＦ _Toc297５39３63 \ｈ 5 　HYPEＲＬＩNK \ｌ ＂_Toc２975３9364＂ （三）计时模块? PAGEREF _Toｃ2９７539364 \h ６ 　HＹPＥRLINK ＼l _Tｏｃ2975393６5 (四）译码显示模块 ｈ 7 HYPＥRLINK （五)分频模块? PAGERＥＦ _Ｔｏc2９7539366 \h ８ 　 （六）抢答器的顶层原理图设计 PＡGEREF _Ｔｏｃ２97539367　\h　9 　HYPEＲLINK \ｌ ＿Tｏc297539368 四、总结 PＡGERＥF _Toｃ297５39３68　\h　10 　HYPERLINＫ　＼l _Ｔoc２9７5３9３69＂ 五、心得与体会? PAＧEREＦ　_Toc29７５3９369 \h　10 HＹPＥRLINK ＼l _Tｏc２975３９3７０ 六、参考文献? ９３70 \h 11 一、设计任务 进一步掌握QUＡＲTUＳⅡ软件的使用方法; 会使用VHDL语言设计小型数字电路系统; 掌握应用ＱUAＲTUSⅡ软件设计电路的流程； 掌握电子抢答器的设计方法。 （二）设计要求 (１）设计一个可以容纳四组参赛队进行比赛的电子抢答器。 （２)具有第一抢答信号的鉴别和锁存功能。在主持人发出抢答指令后,若有参赛者按抢答器按钮,则该组指示灯亮，显示器显示出抢答者的组别。同时,电路处于自锁存状态,使其他组的抢答器按钮不起作用。 （3）具有计时功能。在初始状态时,主持人可以设置答题时间的初始值。在主持人对抢答组别进行确认,并给出倒计时记数开始信号以后，抢答者开始回答问题。此时，显示器从初始值开始倒计时，计到0时停止计数,同时扬声器发出超时警报信号。若参赛者在规定的时间内回答完问题,主持人可以给出计时停止信号，以免扬声器鸣叫。 (４）具有计分功能。在初始状态时，主持人可以给每组设置初始分值。每组抢答完毕后，由主持人打分，答对一次加10分,答错一次减１分。 （５）具有犯规设置电路。对提前抢答者和超时抢答者，给予鸣喇叭警示,并显示规范组别。 二、设计方案 系统的输入信号有：各组的抢答按钮A、Ｂ、C、D，系统允许抢答信号ＳTA,系统清零信号CLR,系统时钟信号CLＫ，计分复位端CLＲ,加分按钮端ADD,计时使能端EN；系统的输出信号有:四个组抢答成功与否的指示灯控制信号输出口可用如LED?＿A、LED_B、LＥD＿C、LEＤ_D表示，四个组抢答时的计时数码显示控制信号若干，抢答成功组别显示的控制信号若干，各组计分动态显示的控制信号若干。整个系统至少有三个主要模块:抢答鉴别模块;抢答计时模块;抢答计分模块,其他功能模块(分频模块，输出显示模块)。 抢答鉴别及锁存 抢答鉴别及锁存 分频 计数 计分器 数码管显示 数码管显示 　 　　 　　　 　 　　 　系统组成框图 三、各模块设计 　 （一）抢答鉴别及锁存模块 抢答队伍共分为四组A,B,C,Ｄ。当主持人按下STＡ键后,对应的STAＲT指示灯亮，四组队伍才可以按抢答键抢答,即抢答信号A,B,Ｃ,D输入电路中后，通过判断是哪个信号最先为‘1’得出抢答成功的组别1,2，3或4组，将组别号输出到相应端A１,B1，C１,Ｄ1,并将组别序号换算为四位二进制信号输出到SＴATES[3.．0]端锁存，等待输出到计分和显示单元。同时ＲING端在有成功抢答的情况下发出警报。其模块如下： 　 　　 　　　 　 　 　 抢答鉴别模块 1抢答鉴别及锁存源程序 library iｅee; ｕsｅ iｅｅe.ｓtｄ_lｏgiｃ_1164．aｌl; uｓe ieee．ｓtｄ＿logic_uｎsignｅd.aｌl； entｉｔy qdｊb is 　port(STＡ,RST:in ｓtｄ_logic; 　　　 A,Ｂ,Ｃ,Ｄ：in