自-eda 智能函数发生器k .docVIP

EDＡ课程设计报告 智能函数发生器 内容摘要 应用ＥDＡ技术完成一个电子产品的设计,以　FＰGA芯片中集成一个在电子生产或检测中通常用到波形发生器。在Ｍａｘ+plｕsⅡ软件开发平台，输入原理图或硬件描述语言VＨDL完成的设计文件,系统将自动地完成逻辑编译、综合、仿真、目标芯片的适配编译、下载等的工作。设计的工作是利用编程的方式来进行对系统的功能的描述，在EDA工具的帮助下，应用相应的可编程器件,实现设计的最终结果。使常用到的波形发生器微型化,设计简单化，使用简单化。 关键词:FPGA ＥDＡ　 六种波形 1．设计功能 要求设计一个函数发生器，该函数发生器能够产生递增斜波、递减斜波、方波、三角波、正弦波、及阶梯波，并且可以通过选择开关选择输出相应波形。 　 　　　 　 　 　 　 　 　 　　 　 　　　 　 　 　 　 　　　 　　 　 　 　 　 　 　 　 　　 　 　 　 　　　 　 　 　　 　　 　 　 　 　 　 　 　　 　　 　 　　　 　 　 　　 　 　　 　 　　 　 　 　 　 　　 具有复位的功能；通过按键确定输出的波形及确定是否输出波形。ＦPGA是整个系统的核心，构成系统控制器，波形数据生成器,加法器,运算／译码等功能。 通过以上分析设计要求完成的功能，确定函数发生器可由递增斜波产生模块、递减斜波产生模块、三角波产生模块、阶梯波产生模块、正弦波产生模块、方波产生模块和输出波形选择模块组成,以及按键复位控制和时钟输入。由此可确定系统的总体原理框图为 波形发生模块 波形发生模块 时钟 clk 复位 reset 波形输出选择模块 ???? 2、模块分析 从设计要求可以得知,智能函数发生器主要由两大类电路模块组成，即函数发生电路和函数选择电路，其中函数发生电路包括了产生递增斜波、递减斜波、方波、三角波、正弦波、梯行波六种不同函数波形的模块。 智能函数发生器的系统框图如图（１）。其中CＬK位输入时钟脉冲，时钟上升沿有效;CLR为复位清零信号,当高电平有效时,系统恢复初始状态;SEL【2.．0】为输出选择信号，该信号的不同取值对应递增斜波、递减斜波、方波、三角波、正弦波、梯行波六种不同的输出；Q【7．．0】为输出信号，根据输出函数选择信号SEL【２..０】的取值输出相应的波形。 一、路要产生六种不同的波形,因此要对每种波形函数设计对应的电路模块，每个模块的输入输出设置相同,但不同函数发生模块对输入信号的处理方式是不同的，仅以递增斜波函数为例,模块框图如图(2) 。其中ＣLK为时钟输入信号，CLR为复位清零信号，Q【7．.0】为输出波形函数。 二、选择电路本质是一个简单的译码器模块。其框图如图２所示。其中SＥL【2..0】为输出选择信号,根据该信号的取值,电路将选择输入信号D0【７..0】~D5【7．.0】中的某一组数据，作为输出信号在输出端Ｑ【7．.0】输出。 完整电路原理图: （1)、Incrｅase斜波函数发生模块框图 Ｉncｒease斜波函数发生模块VＨDL语言描述: LＩBRAＲＹ IEEE； USE IEEE.ＳTD＿LＯGＩC_1164．AＬL； USＥ　IEＥＥ.ＳTD_ＬＯＧIＣ_UＮSIGNＥD.ＡLL; ENTIＴY ｉncrease　IＳ ＰＯRT( ＣLK,ＣLＲ：IN　ＳTD_ＬＯGIC; ? Q: OＵT　ＳＴD＿ＬOGIＣ_VECTＯR（7 DOWNTO　０） ); EＮＤ iｎｃreａse; ARCHITECＴＵＲE　rtl ＯF ｉncrｅase IＳ BEＧIN ?PROCESS(CLK,CＬR) VAＲIＡBLＥ TMP： STD_LOＧIC_ＶECTOR(７ DOWNＴO ０); ?BEＧIN ＩＦ　CＬＲ=1 ＴHEN ???TMP：= ?ELSIF CLKEVENT　ＡND　CLＫ=＇1　ＴHＥN ??ＩF TMPＴHＥN ??TMＰ：; ??ELＳE　 ?? TＭP:＝TＭP＋1; ? EＮD IF; EＮＤ IＦ； ??Q＝ＴMP; EＮD ＰROCESS； END rｔl； Inｃreaｓe斜波函数发生模块仿真